UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 57965

2013.2 Vivado HLS - 7 シリーズ FPGA (Virtex-7) で使用可能な DSP コアの一部が Virtex-6 FPGA では使用できない

説明

7 シリーズ FPGA (Virtex-7) で使用可能な DSP コアの一部が Virtex-6 FPGA では使用できません。

Virtex-7 FPGA をターゲットとしている指示子とデザインを Virtex-6 向けに変更すると、動作が停止し、コアが見つからないというエラー メッセージが返されます。

#pragma HLS RESOURCE variable=x core=AddSub_DSP
@E [SYN-106] Invalid resource directive (top.cpp:123) in function 'foo': Cannot find core 'AddSub_DSP'.

両方のアーキテクチャで DSP スライス (DSP48E1) に違いはないにもかかわらず、このようなエラーが発生するのはなぜですか。

ソリューション

7 シリーズ DSP コアには最近追加されたものがあり、これらは以前のアーキテクチャとの後方互換性はありません。

Virtex-6 FPGA で使用するシンプルな回避策としては、Virtex-7 FPGA 用に IP を生成し、DSP モジュールで Virtex-6 FPGA がターゲットとなるように RTL を変更します。ただし、この変更によって別の問題が発生する可能性があります。

添付の TCL スクリプトを使用すると、各アーキテクチャでサポートされるコアのリストが作成できます。

この TCL スクリプトは一例として提供するものです。

各アーキテクチャでサポートされるコアの表 : Spartan-3 | Spartan-6 | Virtex-5 | Virtex-6 | Virtex-7
|  1 | AddSub            | X | X | X | X | X |
|  2 | AddSub_DSP        | - | - | - | - | X |
|  3 | AddSubnS          | X | X | X | X | X |
|  4 | AXI4LiteS         | X | X | X | X | X |
|  5 | AXI4M             | X | X | X | X | X |
|  6 | AXI4Stream        | X | X | X | X | X |
|  7 | DAddSub_fulldsp   | X | - | X | X | X |
|  8 | DAddSub_nodsp     | X | X | X | X | X |
|  9 | DDiv              | X | X | X | X | X |
| 10 | DExp_fulldsp      | - | - | - | - | X |
| 11 | DExp_meddsp       | - | - | - | - | X |
| 12 | DExp_nodsp        | - | - | - | - | X |
| 13 | DivnS             | X | X | X | X | X |
| 14 | DLog_fulldsp      | - | - | - | X | X |
| 15 | DLog_meddsp       | - | - | - | X | X |
| 16 | DLog_nodsp        | - | - | - | X | X |
| 17 | DMul_fulldsp      | X | X | X | X | X |
| 18 | DMul_maxdsp       | X | X | X | X | X |
| 19 | DMul_meddsp       | X | - | X | X | X |
| 20 | DMul_nodsp        | X | X | X | X | X |
| 21 | DRecip            | - | X | - | X | X |
| 22 | DRSqrt            | - | - | - | X | X |
| 23 | DSqrt             | X | X | X | X | X |
| 24 | FAddSub_fulldsp   | X | - | X | X | X |
| 25 | FAddSub_nodsp     | X | X | X | X | X |
| 26 | FDiv              | X | X | X | X | X |
| 27 | FExp_fulldsp      | - | - | - | - | X |
| 28 | FExp_meddsp       | - | - | - | - | X |
| 29 | FExp_nodsp        | - | - | - | - | X |
| 30 | FIFO              | X | X | X | X | X |
| 31 | FIFO_BRAM         | X | X | X | X | X |
| 32 | FIFO_LUTRAM       | X | X | X | X | X |
| 33 | FIFO_SRL          | X | X | X | X | X |
| 34 | FLog_fulldsp      | - | - | - | X | X |
| 35 | FLog_meddsp       | - | - | - | X | X |
| 36 | FLog_nodsp        | - | - | - | X | X |
| 37 | FMul_fulldsp      | X | X | X | X | X |
| 38 | FMul_maxdsp       | X | X | X | X | X |
| 39 | FMul_meddsp       | X | X | X | X | X |
| 40 | FMul_nodsp        | X | X | X | X | X |
| 41 | FRecip_fulldsp    | - | X | - | X | X |
| 42 | FRecip_nodsp      | - | X | - | X | X |
| 43 | FRSqrt_fulldsp    | - | X | - | X | X |
| 44 | FRSqrt_nodsp      | - | X | - | X | X |
| 45 | FSqrt             | X | X | X | X | X |
| 46 | Mul               | X | X | X | X | X |
| 47 | Mul2S             | X | X | X | X | X |
| 48 | Mul3S             | X | X | X | X | X |
| 49 | Mul4S             | X | X | X | X | X |
| 50 | Mul5S             | X | X | X | X | X |
| 51 | Mul6S             | X | X | X | X | X |
| 52 | MulnS             | X | X | X | X | X |
| 53 | RAM_1P            | X | X | X | X | X |
| 54 | RAM_1P_BRAM       | X | X | X | X | X |
| 55 | RAM_1P_LUTRAM     | X | X | X | X | X |
| 56 | RAM_2P            | X | X | X | X | X |
| 57 | RAM_2P_1S         | X | X | X | X | X |
| 58 | RAM_2P_BRAM       | X | X | X | X | X |
| 59 | RAM_2P_LUTRAM     | X | X | X | X | X |
| 60 | RAM_T2P_BRAM      | X | X | X | X | X |
| 61 | ROM_1P            | X | X | X | X | X |
| 62 | ROM_1P_1S         | X | X | X | X | X |
| 63 | ROM_1P_BRAM       | X | X | X | X | X |
| 64 | ROM_1P_LUTRAM     | X | X | X | X | X |
| 65 | ROM_2P            | X | X | X | X | X |
| 66 | ROM_2P_BRAM       | X | X | X | X | X |
| 67 | ROM_2P_LUTRAM     | X | X | X | X | X |
| 68 | Vivado_FFT        | X | X | X | X | X |

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
list_core_table_cols2.tcl 1 KB TCL

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47429 ザイリンクス Vivado HLS ソリューション センター - 重要な問題 N/A N/A
AR# 57965
日付 10/30/2013
ステータス アクティブ
種類 資料の変更
ツール
このページをブックマークに追加