UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 58020

LogiCORE IP Ethernet 1000BASE-X PCS/PMA or SGMII v14.0 - MMCM_LOCKED 出力をリセット ロジックに接続する必要がある

説明

Ethernet 1000BASE-X PCS/PMA or SGMII コア v14.0 で、MMCM のロックが完了するまでロジックをリセット状態に保持するために、MMCM からの MMCM_LOCKED 出力が使用されていません。  

v13.0 コアではこの問題はありませんでした。

ソリューション

<core_name>_resets.v/vhd に、mmcm_locked という名前の入力を追加します。

<core_name>_resets モジュールは、<core_name>_support.v/vhd にインスタンシエートされます。  

追加した MMCM_LOCKED 入力を、<core_name>_support.v/vhd にある mmcm_locked 信号で駆動する必要があります。

Verilog を使用している場合、<core_name>_reset.v で次の行を見つけます。

  always@(posedge independent_clock_bufg or posedge reset)
      if (reset == 1'b1)
         pma_reset_pipe <= 4'b1111;
これを次のように変更します。
  always@(posedge independent_clock_bufg or posedge reset or mmcm_reset)
      if (reset == 1'b1 || mmcm_locked==1'b0)
         pma_reset_pipe <= 4'b1111;


VHDL を使用している場合は、<core_name>_reset.vhd で次の行を見つけます。
  
process(mmcm_locked, reset, independent_clock_bufg)
   begin
     if (reset = '1' ) then
       pma_reset_pipe <= "1111";
これを次のように変更します。
   process(mmcm_locked, reset, independent_clock_bufg)
   begin
     if (reset = '1' or mmcm_locked= '0' ) then
       pma_reset_pipe <= "1111";


注記 : これは、バージョン 2013.4 リリースのコアでアップデートされています。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54667 LogiCORE IP 1G/2.5G Ethernet PCS/PMA or SGMII - Vivado 2013.1 以降のバージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 58020
日付 05/02/2014
ステータス アクティブ
種類 一般
IP
  • Ethernet 1000BASE-X PCS/PMA or SGMII
このページをブックマークに追加