UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 58052

7 Series Integrated Block Wrapper for PCI Express v2.2 - ターゲット言語とシミュレータ言語についてサポートされている組み合わせ

説明

問題の発生したバージョン : v2.2
修正バージョンおよび既知の問題 : (ザイリンクス アンサー 54643) を参照

ターゲット言語 ([Target Language]) とシミュレータ言語 ([Simulator Language]) の組み合わせに制約はありますか。

ソリューション

現在のリリースでは、混合 ([MIXED]) オプションのみがシミュレータ言語でサポートされています。

ターゲット言語の場合、Verilog または VHDL のいずれかに設定できます。この制約は 4 つのシミュレータ (Vivado、VCS、IUS、Questa) すべてに適用されます。

注記 : 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。問題はそれより以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

改訂履歴
2013/10/23 - 初版

AR# 58052
日付 10/25/2013
ステータス アクティブ
種類 既知の問題
IP
  • 7 Series Integrated Block for PCI Express (PCIe)
このページをブックマークに追加