AR# 58172

MIG 7 Series DDR3/DDR2 のデザイン アドバイザリ - MIG で -2 および -1 スピード グレードをターゲットとする 2:1 (ハーフレート) DDR3/DDR2 コントローラー デザインの最大周波数が不正 (データシートの仕様が正しい)

説明

問題の発生したバージョン : 2013.4 より前のすべての MIG 7 Series
修正バージョン : 2013.4 でリリースされる MIG 7 Series

MIG 7 Series ツールで、-2 および -1 スピード グレードをターゲットとする 2:1 (ハーフレート) DDR3/DDR2 コントローラー デザインの最大周波数が間違っています。

ソリューション

MIG 7 Series ツールに含まれる Zynq および Artix の -1 および -2 デバイスの最大周波数仕様が不正です。

値は、2:1 (ハーフレート) デザインでのみ不正です。MIG 7 Series で選択可能な値は、次のとおりです。


Artix および Zynq FPGA データシートに含まれる正しい値は、次のとおりです。


データシートで示される範囲を超える周波数を設定すると、タイミング エラーが発生します。違反はフリップフロップ間のタイミング エラーですが、違反の発生するパスはさまざまです。

このタイミング違反を回避するには、データシートの仕様に従ってデザインを再生成します。MIG 7 Series ツールの最大値は、Vivado Design Suite 2013.4 で修正されています。

改訂履歴
2013/11/6 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

AR# 58172
日付 05/23/2014
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
IP