UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 58241

2013.3 Vivado IP インテグレーター - 再カスタマイズした後に MIG ブロック図がアップデートされない

説明

問題の発生したバージョン : v2.0 Rev1
修正バージョン : (ザイリンクス アンサー 54025) を参照

MIG IP を追加し、IP インテグレーターのブロック図にコアをカスタマイズした後、カスタマイズした内容は反映されます (データ幅を 16 ビットにするなど)。

しかし、追加で再カスタマイズした内容は IP インテグレーターのブロック図には反映されません。

たとえば、データ幅を 16 から 32 ビットに変更すると、ブロック図は変わらずに 16 ビットのデータが表示されたままです。

ソリューション

MIG IP ブロックを再度カスタマイズする必要がある場合は、そのカスタマイズの完了後に次の TCL コマンドを Tcl コンソールに入力します。

set_property -name {CONFIG.XML_INPUT_FILE} -value  {} -objects [get_bd_cells mig_7series_0]; 
set_property -name {CONFIG.XML_INPUT_FILE} -value  {mig_a.prj} -objects [get_bd_cells mig_7series_0]

この問題は Vivado 2013.4 で修正されています。


アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54025 MIG 7 Series - Vivado の IP リリース ノートおよび既知の問題 N/A N/A
AR# 58241
日付 09/24/2014
ステータス アーカイブ
種類 一般
デバイス
IP
このページをブックマークに追加