UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 58307

MIG 7series - IPI ブロック デザインの Interrupt 信号が誤って入力となっている

説明

問題の発生したバージョン : MIG 7 Series v1.9
修正バージョン : (ザイリンクス アンサー 54025) を参照

ECC が有効な場合、MIG には Interrupt という信号があり、これはUG586 によると出力になるはずです。

しかし、IPI の GUI では、この信号が入力と定義されているため、ZYNQ の IRQ_F2P 入力に接続できません。

ソリューション

この問題は IPI デザインでのみ発生します。

RTL が正しければ、IP カタログの MIG をパッケージ化し、カスタム IP として IPI に入れることで問題を回避できます。 


別のオプションとして、<project>.srcs/sources_1/bd/<block diagram>/ip/<block diagram>_mig_7series_0_0/<block diagram>_mig_7series_0_0.xml ファイルの次の行を修正します。

  <spirit:name>interrupt</spirit:name>

  <spirit:wire>

  <spirit:direction>in</spirit:direction>

変更後

  <spirit:name>interrupt</spirit:name>

   <spirit:wire>

  <spirit:direction>out</spirit:direction>

その後、GUI で割り込み入力を出力に変更します。

改訂履歴

2014/11/24 - 初版


アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54025 MIG 7 Series - Vivado の IP リリース ノートおよび既知の問題 N/A N/A
AR# 58307
日付 11/26/2014
ステータス アクティブ
種類 既知の問題
デバイス
ツール
IP
このページをブックマークに追加