UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 58402

SRIO GEN2 v3.0 およびそれ以前のバージョン - 7 シリーズ GTX トランシーバー ポート RXDFEXYDEN のアップデート

説明

SRIO コアはデフォルトで DFE モードを使用します。

DFE モードの場合、RXDFEXYDEN の値を 1 にアップデートすることを推奨します。この変更により、ナイキスト周波数におけるチャネルの挿入損失が 15dB 以上である中距離および長距離アプリケーションのパフォーマンスが向上します。

詳細は、(ザイリンクス アンサー 58244) 「7 シリーズ FPGA GTX トランシーバーのデザイン アドバイザリ - DFE モードでの RXDFEXYDEN ポートのアップデート」を参照してください。

ソリューション

gt_wrapper_gt_<core_name>.v/vhd で RXDFEXYDEN ポートの値を 0 から 1 に変更してください。

これは、今後のバージョンの IP コアでアップデートされる予定です。


改訂履歴
2013/11/22 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
58244 7 シリーズ FPGA GTX トランシーバーのデザイン アドバイザリ - DFE モードでの RXDFEXYDEN ポートのアップデート N/A N/A
AR# 58402
日付 12/03/2013
ステータス アクティブ
種類 一般
IP
このページをブックマークに追加