説明

ソリューション

ZC702 Rev 1.1 の変更点は次のとおりです。

• U61 TXS02612 SDIO レベル シフター (内部プルアップ付き) を Maxim レベル シフターで置換
• SDIO CLK トレース MIO40 (E14) の FPGA 近くに直列抵抗 40 - 60 オーム抵抗器を追加。
• 並列 100 オームの DNP プルアップおよびプルダウン終端をレベル シフタ近くの SDIO CLK トレース MIO40 (E14) に追加。
• DNP the CMD line 4.7 k pull-up on the SD level shifter
• CKE の 4.7 k プルダウンを削除。VTTDDR_PS に対する抵抗を 40 オーム抵抗に置換。4 つのコンポーネントの中央に終端を配置 (アドレス/CTRL 終端と同じ T 分岐トポロジ)
• Voltage Supervisor U2 (MAX16025) のキャパシタ値を変更して、SRST_B および POR_B をリリースするタイミングを変更。SRST_B を 35us 遅延に設定し、POR_B を 13.2ms に設定
• VCC4A_PG 信号をコントローラー ADDR53 (VADJ 付き) に移動
• PG C2M ラベルをシルクスクリーンの DS24 付近に追加
• Spansion QSPI サポート用に、ピン 2 および DNP に対する 0 オームおよび DNP 抵抗を Micron QSPI フットプリントのピン 14 に追加
• USB 電源/GND トレースをアップデート
• USB ULPI および UART 差動 P/N データ トレースを 90 オーム インピーダンスに変更
• R29、R30、R46、および R47 抵抗を削除
• +/-50 ミルの長さ一致条件を QSPI インターフェイスに追加
• C221 を 0402 0 オーム抵抗に変更
• 2 つの 0.47uF キャパシタを追加し、VCCPLL ネットに L6 フィルター ビーズの名前を付与

デカップリング変更:

• ZC702 PL VCCINT: 330 uF (1)、4.7 uF (5)、0.47 uF (7) に変更
• ZC702 PL VCCBRAM: 100 uF (1)、4.7 uF (2)、0.47 uF (3) に変更
• ZC702 PL VCCAUX: 47 uF (1)、4.7 uF (2)、0.47 uF (4) に変更
• ZC702 PL VCCO: 47 uF (1)、4.7 uF (3)、0.47 uF (5) に変更

アンサー レコード リファレンス

マスター アンサー レコード