UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 58562

MIG 7 Series RLDRAM3 - tWTR カウンター ロジックによりコントローラーが停止する

説明

問題の発生したバージョン : v2.0 Rev1
修正バージョン : (ザイリンクス アンサー 54025) を参照

書き込みコマンドの後に読み出しコマンドを実行すると、*_rld_mc.v 内の twtr_ok 信号がディアサートされ、常に Low に保持されることがあります。これによりメモリ コントローラーが停止し、DRAM にコマンドが送信されなくなります。

ソリューション

これは、 *_rld_mc.v モジュール内の twtr_cnt の初期化ロジックにある RTL のバグです。

この問題を回避するには、*_rld_mc.v で RTL を次のように変更します。

always @ (posedge clk)
   begin
      if (rst_clk) begin
////////////////////////////////
         twtr_cnt[0] <= #TCQ RLD_TWTR; 
         twtr_cnt[1] <= #TCQ RLD_TWTR; 
////////////////////////////////
         prev_wr_pointer_twtr <= #TCQ 'h0;
      // when 4 write requests are issued in a user clock cycle
end

改訂履歴
2013/12/18 - 初版

AR# 58562
日付 12/12/2013
ステータス アクティブ
種類 既知の問題
デバイス
IP
このページをブックマークに追加