AR# 58605

2013.3 Vivado IP リリース ノート - すべての IP 変更ログ情報

説明

このアンサーには Vivado 2013.3 のすべての IP 変更ログ情報が含まれており、Vivado Design Suite をインストールしなくても IP 変更を確認できるようになっています。

ソリューション

32-bit Initiator/Target for PCI (7 Series) (5.0)

  • バージョン 5.0 (Rev. 2)
  • ライセンス キー情報を修正

3GPP LTE Channel Estimator (2.0)

  • バージョン 2.0 (Rev. 2)
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

3GPP LTE MIMO Decoder (3.0)

  • バージョン 3.0 (Rev. 2)
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

3GPP LTE MIMO Encoder (4.0)

  • バージョン 4.0 (Rev. 2)
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

3GPP Mixed Mode Turbo Decoder (2.0)

  • バージョン 2.0 (Rev. 2)
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • IP インテグレーターのサポートを追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

3GPP Turbo Encoder (5.0)

  • バージョン 5.0 (Rev. 2)
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加

3GPPLTE Turbo Encoder (4.0)

  • バージョン 4.0 (Rev. 2)
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

64-bit Initiator/Target for PCI (7 Series) (5.0)

  • バージョン 5.0 (Rev. 2)
  • ライセンス キー情報を修正

7 Series FPGAs Transceivers Wizard (3.0)

  • バージョン 3.0
  • GTH 属性および QPLL 範囲のアップデート - (ザイリンクス アンサー 56332) および DS183 を参照
  • GTZ 属性およびクロック供給をアップデート
  • クリティカル警告を回避するためにタイミング制約 (XDC) をアップデートし、Out of Context (OOC) 合成のサポートを追加
  • IP レベルで復元されたクロックのタイミング制約をアップデート詳細は製品ガイド (pg168-gtwizard.pdf) の移行 (Migrating) セクションを参照してください。
  • MMCM ロック同期化およびシミュレーションの問題を修正するために TX および RX FSM をアップデート (すべての GT に対して)
  • 『7 シリーズ FPGA GTX/GTH トランシーバー : ユーザー ガイド』 (UG476) にあるように、シングル レーンの手動および自動モードの両方で GTX TX バッファー バイパスをイネーブル
  • TX および RX に対して混合エンコード/デコードを使用できないようにするためのチェック機能を GUI に追加
  • デバッグ用に Vivado ラボ ツール サポートを含めたり除外したりするための GUI オプションを追加
  • GUI から LPM および DFE 手動モードを削除
  • DRP 周波数の選択範囲を制限するためのチェック機能を追加
  • Display Port、SRIO Gen2、CEI6、および Aurora 8B10b に対してプロトコル テンプレートをアップデート
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • メタスタビリティから MTBF (Mean Time Between Failures) を低減するためにクロック乗せ換えのクロック シンクロナイザーをアップデート
  • 共有可能なロジック リソースを含めたり除外したりするための GUI オプションを追加 - 『LogiCORE IP 7 Series FPGAs Transceivers Wizard : Vivado Design Suite 製品ガイド』 (PG168) の「移行およびアップグレード」セクションを参照
  • トランシーバー コア デバッグを有効にするためのオプションのポートを追加 - 『LogiCORE IP 7 Series FPGAs Transceivers Wizard : Vivado Design Suite 製品ガイド』 (PG168) を参照
  • Artix-7 ワイヤボンド パッケージのライン レート範囲を 5.4G から 6.25G にアップデート
  • XC7Z015 および XC7A75T のサポートを追加
  • リカバリ クロックに対するクロック制約をコア レベルの XDC ファイルからサンプル デザイン レベルに移動
  • サンプル デザインのコア デバッグに対するオプションお Vivado (ILA および VIO) ラボ ツールのサポートを追加

7 Series Integrated Block for PCI Express (2.2)

  • バージョン 2.2
  • 合成およびシミュレーションの警告メッセージの数を低減
  • コアまたはサンプル デザインに含めるためにクロック供給およびトランシーバー GT 一般ブロックの共有ロジックをインプリメント
  • トランシーバー コア デバッグ インターフェイスをインプリメント - デバッグ信号をポート レベルに移動
  • Ext GT DRP 信号をコアの最上位ポートに移動
  • IP インテグレーターのサポートを追加
  • IP 階層に合わせて XDC をアップデート
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • 以前のバージョンからのアップグレードに対するサポートを追加
  • Zynq-7100 デバイスのサポートを追加
  • 共有ロジックおよびコア インターフェイス パラメーターの新しいページをアドバンス モードの GUI に追加
  • PCIe DRP インターフェイスを改善し、デフォルトでこのオプションが有効になるように変更
  • IPI で DMA IP に接続するために PCIe サイドバンド インターフェイスを複数の小型インターフェイスに分割
  • 外部 PIPE インターフェイス モードのサポートを追加

AHB-Lite to AXI Bridge (2.1)

  • バージョン 2.1 (Rev. 1)
  • 合成およびシミュレーションの警告メッセージの数を低減

AXI 10G Ethernet (1.0)

  • バージョン 1.0
  • 初期バージョン

AXI to AHB-Lite Bridge (2.1)

  • バージョン 2.1 (Rev. 1)
  • サンプル デザインおよびデモ テストベンチを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加

AXI to APB Bridge (2.0)

  • バージョン 2.0 (Rev. 2)
  • 合成およびシミュレーションの警告メッセージの数を低減

AXI BFM Cores (5.0)

  • バージョン 5.0
  • パラメーター伝搬を AXI スレーブ インターフェイスに追加
  • ポート名をすべて小文字に変更
  • デモ テストベンチを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加

AXI BRAM Controller (3.0)

  • バージョン 3.0 (Rev. 2)
  • ポート名を小文字に変更
  • サンプル デザインを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • GUI のスピードと反応を向上 - 機能的な変更はない
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • バス インターフェイスの方向に合わせて BRAM インターフェイスの DIN および DOUT を変更

AXI CAN (5.0)

  • バージョン 5.0 (Rev. 2)
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • クロック シンクロナイザー ステージを指定するための CS_MTBF_STAGES パラメーターを追加
  • GUI のスピードと反応を向上 - 機能的な変更はない

AXI Central Direct Memory Access (4.1)

  • バージョン 4.1
  • サイクリック BD 機能を追加
  • サンプル デザインおよびデモ テストベンチを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • メタスタビリティから MTBF (Mean Time Between Failures) を低減するためにクロック乗せ換えのシンクロナイザーをアップデート
  • GUI のスピードと反応を向上

AXI Chip2Chip Bridge (4.1)

  • バージョン 4.1
  • サンプル デザインを追加
  • デモ テストベンチを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • メタスタビリティから MTBF (Mean Time Between Failures) を低減するためにクロック乗せ換えのシンクロナイザーをアップデート

AXI Clock Converter (2.1)

  • バージョン 2.1
  • (非同期クロック変換の実行時に内部 fifo_generator に渡される) クロック シンクロナイザー ステージを指定するための SYNCHRONIZATION_STAGES パラメーターを追加
  • 非同期クロック変換パスにフォルス パスを使用して IP レベルの XDC をアップデート
  • 外部パイプライン レジスタを aresetn 入力パスから削除
  • サンプル デザインを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • FIFO Generator v11.0 を使用するために内部 FIFO バッファーをアップデート

AXI Crossbar (2.1)

  • バージョン 2.1
  • Mmm_Aaa_BASE_ADDR、Mmm_Aaa_ADDR_WIDTH、および Mmm_READ/WRITE_ISSUING というユーザー パラメーターのデフォルト値に対するモデル パラメーター値を修正
  • Snn_READ/WRITE_ACCEPTANCE = 2、Mmm_READ/WRITE_ISSUING = 4 (Strategy = Current Settings の場合) になるようにデフォルトを変更
  • aa > 0 の場合に Mmm_Aaa_ADDR_WIDTH = 0 および Mmm_Aaa_BASE_ADDR = 0xFFFFFFFFFFFFFFFF (未使用) になるようにデフォルトを変更
  • ADDR_RANGES = 16 の場合のアドレス テーブル表示を修正
  • Snn_THREAD_ID_WIDTH、Mmm_Aaa_ADDR_WIDTH、および Mmm_Aaa_BASE_ADDR に対して DRC 検証を追加
  • サンプル デザインを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • FIFO Generator v11.0 を使用するために内部 FIFO バッファーをアップデート

AXI Data FIFO (2.1)

  • バージョン 2.1
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • FIFO Generator v11.0 を使用するために内部 FIFO バッファーをアップデート

AXI Data Width Converter (2.1)

  • バージョン 2.1
  • (非同期クロック変換の実行時に内部 fifo_generator に渡される) クロック シンクロナイザー ステージを指定するための SYNCHRONIZATION_STAGES パラメーターを追加
  • FIFO_MODE 機能を使用してアップサイズするという稀なコーナー ケースにおける RDATA および RRESP 値の破損を修正
  • 非同期クロック変換パスにフォルス パスを使用して IP レベルの XDC をアップデート
  • 外部パイプライン レジスタを aresetn 入力パスから削除
  • (FIFO モード設定を) 停止せずにすべての ID のトランザクションが伝搬されるようにし、マルチスレッド トラフィックの全体的なレイテンシが約 15% 削減されるようにするために、アップサイザーのシングルスレッド動作を拡張
  • サンプル デザインを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • FIFO Generator v11.0 を使用するために内部 FIFO バッファーをアップデート

AXI Datamover (5.1)

  • バージョン 5.1
  • サンプル デザインおよびデモ テストベンチを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • メタスタビリティから MTBF (Mean Time Between Failures) を低減するためにクロック乗せ換えのシンクロナイザーをアップデート
  • GUI のスピードと反応を向上 - 機能的な変更はない

AXI Direct Memory Access (7.1)

  • バージョン 7.1
  • マイクロ DMA 機能を追加
  • サイクリック BD 機能を追加
  • サンプル デザインおよびデモ テストベンチを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • メタスタビリティから MTBF (Mean Time Between Failures) を低減するためにクロック乗せ換えのシンクロナイザーをアップデート
  • GUI のスピードと反応を向上

AXI EMC (2.0)

  • バージョン 2.0 (Rev. 2)
  • 同期リニア フラッシュ モードで複数のバンクをサポートするために機能をアップデート
  • 同期 SRAM モードでパリティ ビットを計算するための機能を修正
  • プロダクション ステータスの 7 シリーズ デバイスをサポート
  • サンプル デザインおよびデモ テストベンチを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • 存在しないアドレス範囲に対するトランザクションを完了させるためにアップデート

AXI EPC (2.0)

  • バージョン 2.0 (Rev. 2)
  • サンプル デザインおよびデモ テストベンチを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加

AXI Ethernet (6.0)

  • バージョン 6.0
  • コアで共有可能なロジック リソースを含めたり除外したりするためのオプションを追加
  • ボード ベースの I/O 制約生成に対するサポートを追加
  • IP インテグレーターのサポートを拡張
  • 以前のバージョンからのアップグレードに対するサポートを追加
  • アドレス セグメント名をアップデート - アドレスを割り当てるには assign bd address ツール コマンドを使用
  • インターフェイス/ポート名を変更 - ストリーミング インターフェイス名は AXI_STR_RXD から m_axis_rxd のように変更され (その他に対しても同様)、MDIO ポートはインターフェイスとしてパッケージ化され、TXP、TXN、RXP、および RXN ポートはボードのコネクティビティに応じて SGMII または SFP インターフェイスとしてパッケージ化 - これらのポートを再接続するにはコネクション オートメーションを使用することが可能

AXI Ethernet Buffer (2.0)

  • バージョン 2.0 (Rev. 1)
  • メタスタビリティに対して MTBF (Mean Time Between Failures) を改善するためにクロック シンクロナイザーをアップデート
  • ボード サポート パッケージを追加
  • IP インテグレーターのサポートを拡張
  • 以前のバージョンからのアップグレードに対するサポートを追加

AXI Ethernet Clocking (2.0)

  • バージョン 2.0 (Rev. 1)
  • IP インテグレーターのサポートを拡張

AXI EthernetLite (2.0)

  • バージョン 2.0 (Rev. 2)
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • プロダクション ステータスの 7 シリーズ デバイスをサポート
  • ID_WIDTH をユーザー パラメーターとして追加 - AXI Lite インターフェイスの場合は 0 に設定する必要がある

AXI GPIO (2.0)

  • バージョン 2.0 (Rev. 2)
  • サンプル デザインおよびデモ テストベンチを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • メタスタビリティから MTBF (Mean Time Between Failures) を低減するためにクロック乗せ換えのシンクロナイザーをアップデート
  • GUI のスピードと反応を向上 - 機能的な変更はない

AXI HWICAP (3.0)

  • バージョン 3.0 (Rev. 2)
  • サンプル デザインおよびデモ テストベンチを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • メタスタビリティから MTBF (Mean Time Between Failures) を低減するためにクロック乗せ換えのシンクロナイザーをアップデート
  • GUI のスピードと反応を向上 - 機能的な変更はない

AXI IIC (2.0)

  • バージョン 2.0 (Rev. 2)
  • サンプル デザインおよびデモ テストベンチを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • メタスタビリティから MTBF (Mean Time Between Failures) を低減するためにクロック乗せ換えのシンクロナイザーをアップデート
  • GUI のスピードと反応を向上 - 機能的な変更はない

AXI Interconnect (2.1)

  • バージョン 2.1
  • タイミングを改善するために自動レジスタ スライス配置のサポートを追加
  • 一部のコンフィギュレーションで最大マスター インターフェイスのを 64 に増加

AXI Interrupt Controller (4.0)

  • バージョン 4.0
  • 高速割り込みがイネーブルになっていない場合に processor_clk および processor_rst ピンを非表示
  • 割り込みタイプ、レベル タイプ、およびエッジ タイプの設定パラメーターを伝搬値から修正
  • XDC クリティカル警告を修正
  • プロダクション ステータスのオートモーティブ Artix-7、Artix-7 低消費電力、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Kintex-7、防衛グレード Kintex-7 低消費電力、および防衛グレード Zynq デバイスをサポート
  • 同期フリップフロップを非同期割り込み入力に追加 (2 クロック サイクル レイテンシがデフォルトで追加)
  • 入力をクロックとして使用しないようにするために、エッジで動作する割り込み検出を変更 (クロックは少なくとも 1 クロック サイクルでアクティブである必要がある)

AXI Master Burst (2.0)

  • バージョン 2.0 (Rev. 2)
  • 合成およびシミュレーションの警告メッセージの数を低減

AXI Master IPIF (3.0)

  • バージョン 3.0 (Rev. 2)
  • 合成およびシミュレーションの警告メッセージの数を低減

AXI Memory Mapped to PCI Express (2.2)

  • バージョン 2.2
  • 共有ロジックのサポートを追加
  • PCI_USE_MODE パラメーターの使用方法を gen2 コアに沿って変更
  • Out of Context (OOC) のサポートを追加
  • トランシーバーの制御デバッグ信号を追加
  • コアの最上位に EXT GT DRP 信号を追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP 階層に合わせて XDC をアップデート
  • Cadence IES シミュレータのサポートを追加
  • サンプル デザインを追加
  • すべての 7 シリーズ デバイスに対して GES_and_Production を追加
  • クロック入力に対する XDC 制約を追加
  • 以前のバージョンからのアップグレードに対するサポートを追加

AXI Memory Mapped to Stream Mapper (1.1)

  • バージョン 1.1
  • 製品ガイドへのリンクを追加
  • サンプル デザインを追加
  • 合成およびシミュレーションの警告メッセージの数を低減

AXI Performance Monitor (5.0)

  • バージョン 5.0
  • APM 動作のレガシー モードをアドバンス モードに名前変更
  • スロットごとに固定された 6 カウンターとより静的なパラメーターを持つ高レベルのコンフィギュレーションに対して、プロフィールおよびトレースという新しいモードを追加
  • ID ベースのフィルタリング/マスキングのサポートと、スループットおよびレイテンシの計測用にアドバンス モードでの未処理トランザクションのサポートを追加
  • メモリ マップされたレジスタ読み出しを使用する非割り込みベースのシステムに対して、その他のサンプリング方法のサポートを追加
  • サンプル デザインおよびデモ テストベンチを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • メタスタビリティから MTBF (Mean Time Between Failures) を低減するためにクロック乗せ換えのシンクロナイザーをアップデート

AXI Protocol Checker (1.1)

  • バージョン 1.1
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加

AXI Protocol Converter (2.1)

  • バージョン 2.1
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • FIFO Generator v11.0 を使用するために内部 FIFO バッファーをアップデート

AXI Quad SPI (3.1)

  • バージョン 3.1
  • Numonyx フラッシュの XIP (eXecute In Place) モードに対して 32 ビット アドレス指定のサポートを追加
  • マスター モードでは SPISEL ポートがイネーブルにされず、内部で 1 に接続
  • サンプル デザインおよびデモ テストベンチを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • C_SCK_RATIO パラメーターの値のアップデートに関する問題を修正
  • メタスタビリティから MTBF (Mean Time Between Failures) を低減するためにクロック乗せ換えのシンクロナイザーをアップデート

AXI Register Slice (2.1)

  • バージョン 2.1
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加

AXI TFT Controller (2.0)

  • バージョン 2.0 (Rev. 2)
  • サンプル デザインおよびデモ テストベンチを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • メタスタビリティから MTBF (Mean Time Between Failures) を低減するためにクロック乗せ換えのシンクロナイザーをアップデート

AXI Timebase Watchdog Timer (2.0)

  • バージョン 2.0 (Rev. 2)
  • C_WDT_ENABLE_ONCE のパラメーター伝搬を修正
  • サンプル デザインおよびデモ テストベンチを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • メタスタビリティから MTBF (Mean Time Between Failures) を低減するためにクロック乗せ換えのシンクロナイザーをアップデート

AXI Timer (2.0)

  • バージョン 2.0 (Rev. 2)
  • サンプル デザインおよびデモ テストベンチを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • メタスタビリティから MTBF (Mean Time Between Failures) を低減するためにクロック乗せ換えのシンクロナイザーをアップデート
  • GUI のスピードと反応を向上 - 機能的な変更はない

AXI Traffic Generator (2.0)

  • バージョン 2.0
  • AXI4-Stream 用にマスター ループ バック モードを追加
  • AXI4-Stream 用に追加の TDATA 幅をサポート
  • システム テスト モードにおけるプロセッサレス システムに対して新しいマイクロ コマンドのサポートを追加
  • (クロックの) 最大テスト時間および最大コマンド再試行制限をシステム初期化モードに対して追加
  • すべての ATG をシステムで同期するために新しい外部ポートのグローバル スタート/ストップを追加
  • 内部 RAM に対して初期化サポートを提供
  • IP 固有の AXI トラフィック (ビデオ、PCIe、イーサネット、USB、およびカスタム データ) を生成するために高レベル トラフィック プロフィール モードをサポート
  • 以前のバージョンからのアップグレードに対するサポートを追加
  • サンプル デザインおよびデモ テストベンチを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加

AXI UART16550 (2.0)

  • バージョン 2.0 (Rev. 2)
  • サンプル デザインおよびデモ テストベンチを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • メタスタビリティから MTBF (Mean Time Between Failures) を低減するためにクロック乗せ換えのシンクロナイザーをアップデート

AXI USB2 Device (5.0)

  • バージョン 5.0
  • HSIC PHY のサポートを追加
  • サンプル デザインおよびデモ テストベンチを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • メタスタビリティから MTBF (Mean Time Between Failures) を低減するためにクロック乗せ換えのシンクロナイザーをアップデート

AXI UARTLite (2.0)

  • バージョン 2.0 (Rev. 2)
  • サンプル デザインおよびデモ テストベンチを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • メタスタビリティから MTBF (Mean Time Between Failures) を低減するためにクロック乗せ換えのシンクロナイザーをアップデート

AXI Video Direct Memory Access (6.1)

  • バージョン 6.1
  • genlock スレーブの Stride_FrameDly レジスタでフレーム遅延のデフォルト値を 1 に変更
  • DMACR レジスタでリピート イネーブルのデフォルト値を 0 に変更
  • genlock スレーブ モードで現在のフレームを出力として frm_ptr_out に提供
  • S2MM チャネルに対するフレームまたはライン エラーによる割り込みをマスクするために、新しいレジスタの S2MM_DMA_IRQ_MASK を 0x3C に追加
  • サンプル デザインおよびデモ テストベンチを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • メタスタビリティから MTBF (Mean Time Between Failures) を低減するためにクロック乗せ換えのシンクロナイザーをアップデート

AXI Virtual FIFO Controller (2.0)

  • バージョン 2.0 (Rev. 2)
  • IP インテグレーターのサポートを拡張
  • 合成およびシミュレーションの警告メッセージの数を低減
  • サンプル デザインを追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加

AXI-Stream FIFO (4.0)

  • バージョン 4.0 (Rev. 2)
  • 送信および受信パスの選択が可能
  • IP インテグレーターのサポートを拡張
  • 合成およびシミュレーションの警告メッセージの数を低減
  • サンプル デザインを追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加

AXI4-Stream Accelerator Adapter (2.0)

  • バージョン 2.0
  • 入力スカラー値のサポートを 16 に増加
  • AP_NONE、AP_VLD、および AP_HS アクセラレータ I/O プロトコルをサポートする各スカラー インターフェイスに対して新しいパラメーターの SCALAR_MODE を追加
  • 新しいポートの追加、スカラー値の検証、および入力および出力スカラー値に対する scalar_ack を実行
  • aresetn 極性をアクティブ Low に変更
  • メタスタビリティから MTBF (Mean Time Between Failures) を低減するためにクロック乗せ換えのシンクロナイザーをアップデート
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張
  • バス インターフェイスをすべて大文字に変更

AXI4-Stream Broadcaster (1.1)

  • バージョン 1.1
  • サンプル デザインを追加
  • 複数のインスタンスに対してサポートを改善

AXI4-Stream Clock Converter (1.1)

  • バージョン 1.1
  • 1:2 以外の同期比を使用すると Verilog ラッパーで設定される不正なクロック比に関する問題を修正
  • FIFO Generator v11.0 に対してアップデート
  • サンプル デザインを追加
  • FIFO Generator に合わせてクロック乗せ換え制約をアップデート
  • メタスタビリティに対して MTBF (Mean Time Between Failures) を改善するためにクロック シンクロナイザーをアップデート - クロック シンクロナイザー ステージを指定するための SYNCHRONIZATION_STAGE パラメーターを追加
  • 合成およびシミュレーションの警告メッセージの数を低減

AXI4-Stream Combiner (1.1)

  • バージョン 1.1
  • サンプル デザインを追加

AXI4-Stream Data FIFO (1.1)

  • バージョン 1.1
  • FIFO Generator v11.0 に対してアップデート
  • サンプル デザインを追加
  • FIFO Generator に合わせてクロック乗せ換え制約をアップデート
  • メタスタビリティに対して MTBF (Mean Time Between Failures) を改善するためにクロック シンクロナイザーをアップデート - クロック シンクロナイザー ステージを指定するための SYNCHRONIZATION_STAGE パラメーターを追加

AXI4-Stream Data Width Converter (1.1)

  • バージョン 1.1
  • サンプル デザインを追加
  • TDATA バイト数 2 に合わせて、TDATA バイト数あたりの TUSER ビットの最大範囲に対する初期デフォルト値を 32 から 2048 に変更 - 絶対 TUSER 幅制限は 4096 ビット幅
  • 合成およびシミュレーションの警告メッセージの数を低減

AXI4-Stream Interconnect (2.1)

  • バージョン 2.1
  • SYNCHRONIZATION_STAGES、ENABLE_ADVANCED_OPTIONS、および ENABLE_FIFO_COUNT_PORTS パラメーターを追加 - 既存の IP インスタンスは変更なし
  • オプションのポートの Snn_ARB_REQ_SUPPRESS を追加 - NUM_SI > 1、NUM_MI == 1、および ARB_ALGORITHM ! = 2 の場合に存在
  • オプションのポートの Snn_AXIS_DATA_COUNT、Snn_AXIS_RD_DATA_COUNT、および Snn_AXIS_WR_DATA_COUNT を追加 - ENABLE_FIFO_COUNT_PORTS == 1 および Snn_FIFO_DEPTH > 0 の場合に存在
  • オプションのポートの Mmm_AXIS_DATA_COUNT、Mmm_AXIS_RD_DATA_COUNT、および Mmm_AXIS_WR_DATA_COUNT を追加 - ENABLE_FIFO_COUNT_PORTS == 1 および Mmm_FIFO_DEPTH > 0 の場合に存在
  • 使いやすさを求めて改善

AXI4-Stream Protocol Checker (1.1)

  • バージョン 1.1
  • サンプル デザインを追加

AXI4-Stream Register Slice (1.1)

  • バージョン 1.1
  • サンプル デザインを追加
  • 合成およびシミュレーションの警告メッセージの数を低減

AXI4-Stream Subset Converter (1.1)

  • バージョン 1.1
  • サンプル デザインを追加
  • SI TLAST がディスエーブルで MI TLAST がイネーブルになっている場合にのみ GUI パラメーターの Generate TLAST をイネーブル
  • 複数のインスタンスに対してサポートを改善

AXI4-Stream Switch (1.1)

  • バージョン 1.1
  • ポートの s_req_suppress をオプション化 - NUM_SI > 1 および NUM_MI == 1 の場合に存在
  • サンプル デザインを追加
  • 合成の警告メッセージの数を低減

AXI4-Stream to Video Out (3.0)

  • バージョン 3.0 (Rev. 2)
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加

Accumulator (12.0)

  • バージョン 12.0 (Rev. 2)
  • 暗号化された RTL でビヘイビアー VHDL モデルを置換 - 製品ガイドの移行およびアップグレードに関するセクションを参照
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • IP インテグレーターのサポートを追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加

Adder Subtracter (12.0)

  • バージョン 12.0 (Rev. 2)
  • 暗号化された RTL でビヘイビアー VHDL モデルを置換 - 製品ガイドの移行およびアップグレードに関するセクションを参照
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • IP インテグレーターのサポートを追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加

Asynchronous Sample Rate Converter (2.0)

  • バージョン 2.0 (Rev. 2)
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Out of Context (OOC) フローのサポートを追加
  • IP 階層に合わせて制約をアップデート
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加

Aurora 64B66B (9.0)

  • バージョン 9.0
  • Verilog ソースおよび VHDL ネットリストを提供
  • 安定したクロックを使用した MMCM ロック同期のために TX スタートアップ ステート マシンをアップデート
  • 有効データの受信後に RxReset を処理するために RX スタートアップ ステート マシンをアップデート
  • GT RX からのリニア 32 ビット データパス インターフェイスをサポート
  • レーン間のスキューの耐性を高めるように改善
  • 極性反転ロジックを有効
  • レーンすべてに共通のリセットおよび制御を追加
  • GT ユーザー ガイドで推奨されているように、Rx CDR ロック時間を 50KUI から 37MUI に増加
  • リンクを強力にするためにブロック同期ヘッダー最大カウントを 64 から 60K に増加
  • リンクを強力にするためにさらに多くのアイドル文字を送信
  • ホットプラグ シーケンス用に Channel_INIT ステート マシンおよび TX スタートアップ ステート マシンをアップデート
  • より速く CDR ロックを得るためにスクランブラーへのリセットを削除してフリー ランニングに変更
  • CC (クロック コレクション) 挿入中にパケットがドロップされるコーナー ケースを修正
  • GTH QPLL 属性のアップデート - (ザイリンクス アンサー 56332) を参照
  • 使いやすさを求めてアップデート - 製品ガイドの移行およびアップグレードに関するセクションを参照
  • コアで共有可能なロジック リソースを含めたり除外したりするための GUI オプションを追加
  • オプションのトランシーバー制御およびステータス ポートを追加
  • メタスタビリティから MTBF (Mean Time Between Failures) を低減するため、クロック乗せ換えのシンクロナイザーをアップデート
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • IP インテグレーターの基本サポートを提供
  • シンクロナイザー フロップの第 1 ステージに制約を設定するために XDC 制約をアップデート
  • デバッグ用に Vivado ラボ ツール サポートを含めたり除外したりするための GUI オプションを追加
  • テストの質を高めるために品質カウンターをサンプル デザインに追加
  • 繰り返しリセット テストを実行するためにハードウェア リセット ステート マシンをサンプル デザインに追加

Aurora 8B10B (10.0)

  • バージョン 10.0
  • XC7A75T デバイスのサポートを追加
  • 7 シリーズ GT リセット シーケンス用にスタートアップ FSM 統合を追加
  • デバッグ用に Vivado ラボ ツール サポートを含めたり除外したりするための GUI オプションを追加
  • スピード グレードが -2 および -3 の Artix-7 ワイヤボンド パッケージのライン レートをアップデート
  • コアで共有可能なロジック リソースを含めたり除外したりするための GUI オプションを追加 - 『LogiCORE IP Aurora 8B/10B : Vivado Design Suite 製品ガイド』 (PG046) の「移行およびアップグレード」セクションを参照
  • オプションのトランシーバー制御およびステータス ポートを追加 - 『LogiCORE IP Aurora 8B/10B : Vivado Design Suite 製品ガイド』 (PG046) の「移行およびアップグレード」セクションを参照
  • メタスタビリティから MTBF (Mean Time Between Failures) を低減するためにクロック乗せ換えのシンクロナイザーをアップデート
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • IP インテグレーター レベル 0 のサポートを追加

Binary Counter (12.0)

  • バージョン 12.0 (Rev. 2)
  • 暗号化された RTL でビヘイビアー VHDL モデルを置換 - 製品ガイドの移行およびアップグレードに関するセクションを参照
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • IP インテグレーターのサポートを追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加

Block Memory Generator (8.0)

  • バージョン 8.0 (Rev. 2)
  • Block Memory Generator の前のバージョンでは消費電力の概算値が XGUI に表示されなかった問題を、このバージョンで修正
  • 追加のチェック機能を GUI にインプリメントし、GUI のスピードと反応を向上
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • 7 シリーズのユーザー ガイドに従って、プリミティブの未使用アドレス ビットを 1 に接続
  • ENABLE PORT TYPE のデフォルト オプションを USE_ENA_PIN に変更
  • VHDL ビヘイビア モデルの場合に競合に関する警告メッセージが表示される問題を修正
  • WIDTH を変更しても Depth フィールドの値が有効な範囲内にある場合はその値を保持するように GUI ロジックを変更
  • プリミティブの幅が RAMB18E1 の場合は 36 未満、RAMB36E1 の場合は 72 未満のシングル ポート BRAM コンフィギュレーションに対して、 RDADDR_COLLISION_HWCONFIG 属性を Performance に変更
  • 深さが 32K を超えるカスケード モードの場合にシンプル デュアル ポート コンフィギュレーションで発生する BRAM 初期化の問題を修正

CIC Compiler (4.0)

  • バージョン 4.0 (Rev. 2)
  • 電力を節約するために DSP48 スライスの USE_MULT 属性を NONE にアップデート
  • 暗号化された RTL でビヘイビアー VHDL モデルを置換 - 製品ガイドの移行およびアップグレードに関するセクションを参照
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • レートがプログラム可能な場合に最大レート値に対して GUI パラメーターが範囲外になるエラーを修正 - 機能的な変更はない
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加

CORDIC (6.0)

  • バージョン 6.0 (Rev. 2)
  • C モデルを追加
  • 暗号化された RTL でビヘイビアー VHDL モデルを置換 - 製品ガイドの移行およびアップグレードに関するセクションを参照
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク
  • サードパーティ ライブラリの MPIR バージョン 2.6.0 (以前はバージョンは 2.2.1) を使用するために C モデルをアップデートし、MSVCRT90.dll への依存性を取り除くために Windows MPIR DLL を Windows CRT ライブラリに静的にリンク

CPRI (8.0)

  • バージョン 8.0
  • イーサネット フレーム バッファーをバイパスするためのオプションを追加
  • 9.8380Gbps 対応コアで未使用の PLL をパワーダウン
  • IP インテグレーターのサポートを追加
  • Out of Context (OOC) フローのサポートを追加
  • 合成の警告メッセージの数を低減
  • シミュレーションの警告メッセージの数を低減
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • メタスタビリティから MTBF (Mean Time Between Failures) を低減するためにクロック乗せ換えのシンクロナイザーをアップデート
  • コアで共有可能なロジック リソースを含めたり除外したりするための GUI オプションを追加
  • オプションのトランシーバー制御およびステータス ポートを追加

Chroma Resampler (4.0)

  • バージョン 4.0 (Rev. 2)
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Out of Context (OOC) フローのサポートを追加
  • IP 階層に合わせて制約をアップデート
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

Clocking Wizard (5.1)

  • バージョン 5.1
  • MMCM/PLL を動的にリコンフィギュレーションするために AXI4-Lite インターフェイスを追加
  • 入力クロック周波数の奇数倍数に対してクロック出力のグリッチを除去するために安全クロック ロジックを改善
  • 表示周波数と実際の周波数との精度差に関する問題を修正
  • ツール ヒントを GUI に追加
  • ジッターおよび位相エラー値を IP プロパティに追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張

Color Correction Matrix (6.0)

  • バージョン 6.0 (Rev. 2)
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Out of Context (OOC) フローのサポートを追加
  • IP 階層に合わせて制約をアップデート
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

Color Filter Array Interpolation (7.0)

  • バージョン 7.0 (Rev. 2)
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Out of Context (OOC) フローのサポートを追加
  • IP 階層に合わせて制約をアップデート
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

Complex Multiplier (6.0)

  • バージョン 6.0 (Rev. 2)
  • 暗号化された RTL でビヘイビアー VHDL モデルを置換 - 製品ガイドの移行およびアップグレードに関するセクションを参照
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • UltraScale デバイスのサポートを最適化
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク
  • サードパーティ ライブラリの MPIR バージョン 2.6.0 (以前はバージョンは 2.2.1) を使用するために C モデルをアップデートし、MSVCRT90.dll への依存性を取り除くために Windows MPIR DLL を Windows CRT ライブラリに静的にリンク

Convolution Encoder (9.0)

  • バージョン 9.0 (Rev. 2)
  • VCS でシミュレーションすると発生するゼロ除算エラーを回避するためにデモ テストベンチを修正
  • 暗号化された RTL でビヘイビアー VHDL モデルを置換 - 製品ガイドの移行およびアップグレードに関するセクションを参照
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加

DDS Compiler (6.0)

  • バージョン 6.0 (Rev. 2)
  • テーブル ヘッダー行に関して表示上 GUI を変更 - 機能的な変更はない
  • 2 チャネル ラスタライズ コンフィギュレーションの動作によって不正な出力が生まれる問題を修正 -
  • (ザイリンクス アンサー 56597) を参照
  • ラスタライズ コンフィギュレーションの場合に M_AXIS_PHASE_TDATA が不正に符号拡張される問題を修正
  • 暗号化された RTL でビヘイビアー VHDL モデルを置換 - 製品ガイドの移行およびアップグレードに関するセクションを参照
  • 位相ジェネレーターなしのコンフィギュレーションを使用してリセット関数を呼び出すと C モデルがクラッシュする問題を修正
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

DSP48 Macro (3.0)

  • バージョン 3.0 (Rev. 2)
  • テーブル ヘッダー行に関して表示上 GUI を変更 - 機能的な変更はない
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • 暗号化された RTL でビヘイビアー VHDL モデルを置換 - 製品ガイドの移行およびアップグレードに関するセクションを参照
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • UltraScale デバイスのサポートを最適化

DUC/DDC Compiler (3.0)

  • バージョン 3.0 (Rev. 2)
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • IP インテグレーターのサポートを追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

Defective Pixel Correction (7.0)

  • バージョン 7.0 (Rev. 2)
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Out of Context (OOC) フローのサポートを追加
  • IP 階層に合わせて制約をアップデート
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

Discrete Fourier Transform (4.0)

  • バージョン 4.0 (Rev. 2)
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • IP インテグレーターのサポートを追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

DisplayPort (4.1)

  • バージョン 4.1
  • 合成およびシミュレーションの警告メッセージの数を低減
  • コアで共有可能なロジック リソースを含めたり除外したりするための GUI オプションを追加 - 製品ガイドの移行に関するセクションを参照
  • オプションのトランシーバー制御およびステータス ポートを追加
  • Zynq デバイスのサポートを追加
  • メタスタビリティに対して MTBF (Mean Time Between Failures) を改善するためにクロック シンクロナイザーをアップデート
  • AUX に対して双方向/単一方向の I/O を選択するための GUI オプションを追加
  • fifo_generator_v10_0 を fifo_generator_v11_0 にアップグレード
  • MST 送信の相互運用性に関してアップデート
  • オプションのポート (MST 関連) を追加 - 既存の IP インスタンスは変更なし
  • 出力ピクセル モードおよび HRES/VRES ポートをシンク コントローラーに対して追加
  • AUX フィルターおよび IIC 1 秒タイムアウトに関してアップデート
  • クロス クロック パスに対して XDC ファイルをアップデート
  • IP インテグレーターのサポートを拡張

Distributed Memory Generator (8.0)

  • バージョン 8.0 (Rev. 2)
  • IP インテグレーターのサポートを拡張
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加

Divider Generator (5.1)

  • バージョン 5.1
  • LUT-Mult アーキテクチャを追加
  • 設定可能なレイテンシを Radix 2 アーキテクチャに追加
  • C モデルを追加
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • IP インテグレーターのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク
  • サードパーティ ライブラリの MPIR バージョン 2.6.0 (以前はバージョンは 2.2.1) を使用するために C モデルをアップデートし、MSVCRT90.dll への依存性を取り除くために Windows MPIR DLL を Windows CRT ライブラリに静的にリンク

ECC (2.0)

  • バージョン 2.0 (Rev. 2)
  • サンプル デザインを追加
  • デモ テストベンチを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加

Ethernet 1000BASE-X PCS/PMA または SGMII (14.0)

  • バージョン 14.0
  • リンク タイマー値ポートを block_wrapper から削除
  • 7 シリーズのトランシーバーに対して GT アップデート (終端設定、属性、および階層に関するアップデート)
  • IP インテグレーターのサポートを拡張
  • 合成およびシミュレーションの警告メッセージの数を低減
  • メタスタビリティに対して MTBF (Mean Time Between Failures) を改善するためにクロック シンクロナイザーをアップデート
  • オプションのトランシーバー制御およびステータス ポートを追加
  • Out of Context (OOC) フローのサポートを追加
  • コアで共有可能なロジック リソースを含めたり除外したりするための GUI オプションを追加 - 詳細およびポート変更については製品ガイドを参照
  • 評価ボードをターゲットにするための新しいボード GUI タブを追加
  • Virtex-7 および Zynq-7000 ファミリのプロダクション デバイスをマーキング

Ethernet PHY MII to Reduced MII (2.0)

  • バージョン 2.0 (Rev. 2)
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張

FIFO Generator (11.0)

  • バージョン 11.0
  • AXI ID タグ (s_axi_wid および m_axi_wid) を AXI プロトコル タイプ (AXI4、AXI3) により決定 - AXI_Type = AXI4_Full の場合、以前にリリースされたコアからアップグレードする際にこれらの信号を削除
  • AXI ロック信号 (s_axi_awlock、m_axi_awlock、s_axi_arlock、および m_axi_arlock) を AXI プロトコル タイプ (AXI4、AXI3) により決定 - AXI_Type = AXI4_Full の場合、以前にリリースされたコアからアップグレードする際にこれらの信号の幅を 2 ビットから 1 ビットに削減
  • AXI4-Stream FIFO モードの場合にパケット サイズの制限を削除 - パケット サイズは最大で FIFO 深さに設定することが可能
  • IP インテグレーターのサポートを拡張
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • GUI のスピードと反応を向上 - 機能的な変更はない
  • 同期ステージの最大数を 4 から 8 に増加 - 同期ステージ数が 4 を超える場合は最小 FIFO 深さが 32 に制限

FIR Compiler (7.1)

  • バージョン 7.1 (Rev. 1)
  • 暗号化された RTL でビヘイビアー VHDL モデルを置換 - 製品ガイドの移行およびアップグレードに関するセクションを参照
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • UltraScale デバイスのサポートを最適化
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク
  • サードパーティ ライブラリの MPIR バージョン 2.6.0 (以前はバージョンは 2.2.1) を使用するために C モデルをアップデートし、MSVCRT90.dll への依存性を取り除くために Windows MPIR DLL を Windows CRT ライブラリに静的にリンク

Fast Fourier Transform (9.0)

  • バージョン 9.0 (Rev. 2)
  • テーブル ヘッダー行に関して表示上 GUI を変更 - 機能的な変更はない
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • UltraScale デバイスのサポートを最適化
  • デモのテストベンチ エラボレーション エラーを修正 - (ザイリンクス アンサー 56322) を参照
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

Fixed Interval Timer (2.0)

  • バージョン 2.0 (Rev. 2)
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Kintex-7 低消費電力、および防衛グレード Zynq デバイスをサポート

Floating-Point (7.0)

  • バージョン 7.0 (Rev. 2)
  • 警告 : C_MULT_USE = full_usage に設定されている Floating Point Accumulator では、合成後モデルからの出力値が不正になることがある(ビヘイビア モデルの出力は正しくなる) ため、C_MULT_USE = medium_usage の使用を推奨 - これは 2013.4 で修正される予定 (CR739694)
  • テーブル ヘッダー行に関して表示上 GUI を変更 - 機能的な変更はない
  • 今後のデバイスに対してサポートをさらに追加
  • 暗号化された RTL でビヘイビアー VHDL モデルを置換 -
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • IP インテグレーターのサポートを追加
  • UltraScale デバイスのサポートを最適化
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク
  • サードパーティ ライブラリの MPIR バージョン 2.6.0 (以前はバージョンは 2.2.1) を使用するために C モデルをアップデートし、MSVCRT90.dll への依存性を取り除くために Windows MPIR DLL を Windows CRT ライブラリに静的にリンク
  • サードパーティ ライブラリの MPFR バージョン 3.1.2 (以前はバージョンは 3.0.1) を使用するために C モデルをアップデートし、MSVCRT90.dll への依存性を取り除くために Windows MPFR DLL を Windows CRT ライブラリに静的にリンク

G.709 FEC Encoder/Decoder (2.0)

  • バージョン 2.0 (Rev. 2)
  • 今後のデバイスのベータ サポートを提供
  • グリッチ処理のサポートを追加
  • リファレンス デザインおよびテストベンチを Vivado に追加
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加

G.975.1 EFEC I.4 Encoder/Decoder (1.0)

  • バージョン 1.0 (Rev. 2)
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加

G.975.1 EFEC I.7 Encoder/Decoder (2.0)

  • バージョン 2.0 (Rev. 2)
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • GUI のスタートアップ スピードを向上するために最適化
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • 作業からのパッケージを使用するためにデモ テストベンチを修正

Gamma Correction (7.0)

  • バージョン 7.0 (Rev. 2)
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Out of Context (OOC) フローのサポートを追加
  • IP 階層に合わせて制約をアップデート
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • 視覚的に GUI を改善 - 機能的な変更はない
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

GMII to RGMII (3.0)

  • バージョン 3.0
  • バス インターフェイス定義を追加
  • GUI オプションの PHY アドレスのデータ タイプを 2 進整数形式に変更
  • 2ns スキューを RGMII TXC に提供するための GUI オプションを追加
  • IDELAYCTRL インスタンシエーションを含めたり除外したりするための GUI オプションを追加
  • コアで共有可能なロジック リソースを含めたり除外したりするための GUI オプションを追加
  • IP インテグレーターのサポートを拡張
  • 合成およびシミュレーションの警告メッセージの数を低減
  • メタスタビリティに対して MTBF (Mean Time Between Failures) を改善するためにクロック シンクロナイザーをアップデート

IBERT 7 Series GTH (3.0)

  • バージョン 3.0 (Rev. 2)
  • IBERT デザインでクワッド 217 を選択するとリファレンス クロック ソースが正しく GT に接続されないために発生する配置エラーを修正
  • クロックを交互に転送するためのサポートを追加 - クワッド A はクロックをクワッド B に、クワッド B はクロックをクワッド A に転送でき、クワッド A および B は両方とも転送クロックで動作
  • 選択されていないクワッドからクロックを転送するためのサポートを追加

IBERT 7 Series GTP (3.0)

  • バージョン 3.0 (Rev. 2)
  • IP カスタマイズ問題を修正

IBERT 7 Series GTX (3.0)

  • バージョン 3.0 (Rev. 2)
  • xc7z030fbg484 に対して新規デバイス サポートを追加

IBERT 7 Series GTZ (3.1)

  • バージョン 3.1
  • 極性変更を反映させるために TXUSERCLK_SEL_LANEx および RXUSRCLK_SEL_LANEx を下半分の Octal に対して変更 - ランタイム ツールのハードウェアで下半分の Octal の GTZ デザインを実行中に Tcl ファイルの使用が削除されるため、コアのマイナー バージョン アップデートが必要
  • Lane0 がパワーダウン モードの場合に、同じ Octal のほかのレーンのリンクをハードウェアでアップさせない - Lane0 に対するパワーダウン オプションは Octal でディスエーブル
  • 2 つの Octal デザインが選択されると Serial I/O Analyzer で 2 つの IBERT コンソールが表示される問題を修正し、2 つの Octal が選択されていても 1 つの IBERT コンソールのみ表示

ILA (Integrated Logic Analyzer) (3.0)

  • バージョン 3.0
  • ポート名をすべて小文字に変更
  • ILA トリガーのアドバンス機能を追加

I/O Module (2.1)

  • バージョン 2.1
  • ボード レベルの制約に対するサポートを追加
  • C_INTC_LEVEL_EDGE および C_INTC_POSITIVE パラメーターの設定を伝搬値から修正
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、および防衛グレード Zynq デバイスをサポート

Image Characterization (3.00.a)

  • Version 3.00.a
  • 変更なし

Image Enhancement (8.0)

  • バージョン 8.0 (Rev. 1)
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Out of Context (OOC) フローのサポートを追加
  • IP 階層に合わせて制約をアップデート
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

Image Noise Reduction (6.0)

  • バージョン 6.0 (Rev. 2)
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Out of Context (OOC) フローのサポートを追加
  • IP 階層に合わせて制約をアップデート
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

Image Statistics (6.0)

  • バージョン 6.0 (Rev. 2)
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Out of Context (OOC) フローのサポートを追加
  • IP 階層に合わせて制約をアップデート
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

Interleaver/De-interleaver (8.0)

  • バージョン 8.0 (Rev. 2)
  • 暗号化された RTL でビヘイビアー VHDL モデルを置換 - 製品ガイドの移行およびアップグレードに関するセクションを参照
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • Out of Context (OOC) フローに対するデフォルトの制約を追加

JESD204 (5.0)

  • バージョン 5.0
  • RPAT および JSPAT モジュールを含めたり除外したりするための GUI オプションを追加
  • 共有コアを生成するための GUI オプションを削除 - このバージョンでは [Shared Logic] タブを使用して GT 共有を制御
  • JESD204 サブクラス選択用の GUI オプションを削除 - サブクラスはレジスタを使用して選択
  • IPIF を最新バージョン (v2.0) にアップデート
  • AXI4-Lite アドレス マップをアップデート
  • カウント エラー モジュールで受信データのすべてのバイト エラーを算出
  • シングル AXI Streaming バスをすべての TXDATA および RXDATA レーンに対して使用
  • ハードウェア デモ デザインはコアで提供されず、単体のダウンロードとしてのみ提供
  • 最大マルチフレーム サイズを 1000 オクテットに制限
  • CPLL と QPLL 間を選択するためのピンを GTX および GTH デバイスに追加
  • GTX ウォッチドッグ タイマー ロジックを Zynq デバイスに追加 - これより前のバージョンでは Virtex および Kintex デバイスに対してしかウォッチドッグ タイマーが生成されなかった
  • SYNC インターフェイスによるエラー レポートの問題を修正 - SYNC~ を使用してエラーをレポートすると、rx_tvalid が間違ってディアサートされていた
  • JESD204B 仕様に完全準拠するように、同期損失および SYNC インターフェイスによるエラー レポートの問題を修正
  • サブクラス 1 の周期的な SYSREF (シングル サイクル パルスでない限り SYSREF が確実にキャプチャされない問題) を修正
  • sysref_always = 1 の場合に SYSREF の位置が変わると SYNC~ アサーションを強制するために、sysref_always 動作を変更
  • 受信した AXI データでワード アライメントが行われるようにするために、GTX および GTH を 4 バイト アライメント、GTP を 2 バイト アライメントにデフォルト化
  • IP インテグレーターのサポートを追加
  • Out of Context (OOC) フローのサポートを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • メタスタビリティから MTBF (Mean Time Between Failures) を低減するためにクロック乗せ換えのシンクロナイザーをアップデート
  • コアで共有可能なロジック リソースを含めたり除外したりするための GUI オプションを追加
  • オプションのトランシーバー制御およびステータス ポートを追加

JTAG to AXI Master (1.0)

  • バージョン 1.0
  • ネイティブ Vivado リリース

LMB BRAM Controller (4.0)

  • バージョン 4.0 (Rev. 2)
  • MASTER_TYPE プロパティを BRAM インターフェイスに追加
  • バス インターフェイスの方向に合わせて BRAM インターフェイスの DIN および DOUT を変更
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、および防衛グレード Zynq デバイスをサポート
  • ほかのマスターを C_MASK 計算から確実に除外

LTE DL Channel Encoder (3.0)

  • バージョン 3.0 (Rev. 2)
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

LTE Fast Fourier Transform (2.0)

  • バージョン 2.0 (Rev. 2)
  • テーブル ヘッダー行に関して表示上 GUI を変更 - 機能的な変更はない
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

LTE PUCCH Receiver (2.0)

  • バージョン 2.0 (Rev. 2)
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

LTE RACH Detector (2.0)

  • バージョン 2.0 (Rev. 2)
  • パラメーターの順序に関して表示上 GUI を変更 - 機能的な変更はない
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • シミュレータ サポートに対して RTL をアップデート - 機能的な変更はない
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

LTE UL Channel Decoder (4.0)

  • バージョン 4.0 (Rev. 2)
  • XilinxCoreLib への依存性をデモ テストベンチから削除
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • IP インテグレーターのサポートを追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

Linear Algebra Toolkit (2.0)

  • バージョン 2.0 (Rev. 2)
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • テーブル ヘッダー行に関して表示上 GUI を変更 - 機能的な変更はない
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

Local Memory Bus (LMB) 1.0 (3.0)

  • バージョン 3.0 (Rev. 2)
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、および防衛グレード Zynq デバイスをサポート

Mailbox (2.0)

  • バージョン 2.0 (Rev. 2)
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、および防衛グレード Zynq デバイスをサポート

Memory Interface Generator (MIG) 7 Series (2.0)

  • バージョン 2.0 (Rev. 1)
  • ILA 3.0 および VIO 3.0 のサポートを追加
  • read-modify-write コマンドでコントローラーが停止する問題を修正 ((ザイリンクス アンサー 54710) を参照)
  • RDIMM インターフェイスのクロック ドライバー イネーブル設定の問題を修正 ((ザイリンクス アンサー 57279) を参照)
  • OCLKDELAY キャリブレーションの ChipScope デバッグ信号をアップデート - (ザイリンクス アンサー 54918) を参照
  • 大型の SSI デバイスでのタイミング問題を修正 ((ザイリンクス アンサー 56385) を参照)
  • DDR2 および DDR3 に対して 32 ビットを超える AXI アドレス指定のサポートを追加
  • シングル ランクの RDIMM デバイスの Chip Select 幅を修正 ((ザイリンクス アンサー 57436) を参照)

MicroBlaze (9.2)

  • バージョン 9.2
  • Vivado 専用のコア - EDK バージョン 8.50.c と比べて機能的な変更はない
  • 分岐命令で命令バス例外が不正に処理される問題を修正 (対象バージョン : 9.1、9.0、8.40.b、8.40.a、8.30.a、8.20.b、8.20.a、8.10.d、8.10.c、8.10.b、8.10.a、8.00.b、8.00.a、7.30.b、7.30.a、7.20.d、7.20.c、7.20.b、7.20.a、7.10.d、7.10.c、7.10.b、7.10.a、7.00.b、7.00.a) - エリア最適化が有効になっていて、命令バス例外またはフォールト トレランスのいずれかも有効になっている場合にのみ、この問題が発生する可能性がある
  • コヒーレンシ損失の原因となり得る稀な問題を回避 (対象バージョン : 8.50.b、8.50.a) - C_INTERCONNECT = 3 に設定してコヒーレンシを有効にした場合にのみ、この問題が発生する可能性がある
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、および防衛グレード Zynq デバイスをサポート
  • 合成およびシミュレーションの警告メッセージの数を低減

MicroBlaze Debug Module (MDM) (3.0)

  • バージョン 3.0 (Rev. 2)
  • シミュレーションの警告メッセージの数を低減
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、および防衛グレード Zynq デバイスをサポート

MicroBlaze MCS (2.0)

  • バージョン 2.0 (Rev. 2)
  • ボード レベルの制約に対するサポートを追加
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、および防衛グレード Zynq デバイスをサポート

Motion Adaptive Noise Reduction (6.0)

  • バージョン 6.0 (Rev. 2)
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Out of Context (OOC) フローのサポートを追加
  • IP 階層に合わせて制約をアップデート
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

Multiplier (12.0)

  • バージョン 12.0 (Rev. 2)
  • 暗号化された RTL でビヘイビアー VHDL モデルを置換 - 製品ガイドの移行およびアップグレードに関するセクションを参照
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • IP インテグレーターのサポートを追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • UltraScale デバイスのサポートを最適化

Multiply Accumulator (3.0)

  • バージョン 3.0 (Rev. 2)
  • ハードウェアの動作に一致しない MACC 拡張コンフィギュレーションの動作を修正
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • 暗号化された RTL でビヘイビアー VHDL モデルを置換
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加

Multiply Adder (3.0)

  • バージョン 3.0 (Rev. 2)
  • 暗号化された RTL でビヘイビアー VHDL モデルを置換 - 製品ガイドの移行およびアップグレードに関するセクションを参照
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • IP インテグレーターのサポートを追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加

Mutex (2.0)

  • バージョン 2.0 (Rev. 2)
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、および防衛グレード Zynq デバイスをサポート

Object Segmentation (3.00.a)

  • バージョン 3.00.a (Rev. 2)
  • Synopsys VCS シミュレータのサポートを追加 (合成後またはインプリメンテーション後の Verilog シミュレーション フローのみ)

Peak Cancellation Crest Factor Reduction (4.0)

  • バージョン 4.0 (Rev. 2)
  • テーブル ヘッダー行に関して表示上 GUI を変更 - 機能的な変更はない
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • IP インテグレーターのサポートを追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

Proc Sys Reset (5.0)

  • バージョン 5.0 (Rev. 2)
  • 新しい要件に従って、ボード フロー固有のパラメーターを変更
  • サンプル デザインおよびデモ テストベンチを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • メタスタビリティから MTBF (Mean Time Between Failures) を低減するためにクロック乗せ換えのシンクロナイザーをアップデート
  • プロダクション ステータスの 7 シリーズ デバイスをサポート

QSGMII (3.0)

  • バージョン 3.0
  • GUI を通じて生成中に静的な MDIO PHY アドレス ポートを削除してプログラマブルに設定
  • リンク タイマー ポートを削除し、合成用には 1.64ms、シミュレーション用には0.14msに接続
  • 7 シリーズのトランシーバーに対して GT アップデート (終端設定、属性、および階層に関するアップデート)
  • IP インテグレーターのサポートを拡張
  • 合成およびシミュレーションの警告メッセージの数を低減
  • メタスタビリティに対して MTBF (Mean Time Between Failures) を改善するためにクロック シンクロナイザーをアップデート
  • Out of Context (OOC) フローのサポートを追加
  • コアで共有可能なロジック リソースを含めたり除外したりするための GUI オプションを追加 - 詳細およびポート変更については製品ガイドを参照
  • コンフィギュレーション ベクター ポートを含めたり除外したりするための GUI オプションを追加
  • オプションのトランシーバー制御およびステータス ポートを追加

RAM-based Shift Register (12.0)

  • バージョン 12.0 (Rev. 2)
  • 暗号化された RTL でビヘイビアー VHDL モデルを置換 - 製品ガイドの移行およびアップグレードに関するセクションを参照
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • IP インテグレーターのサポートを追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加

RGB to YCrCb Color-Space Converter (7.1)

  • バージョン 7.1
  • 以前のバージョンからの自動アップグレードに対するサポートを追加
  • GUI ([Features] → [Converter Type] → [Input Range Selection]) を [Output Range Selection] に変更
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Out of Context (OOC) フローのサポートを追加
  • IP 階層に合わせて制約をアップデート
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

RXAUI (4.0)

  • バージョン 4.0
  • Artix-7 および Zynq-7000 デバイスをプロダクションに移動
  • FBG パッケージをイネーブル
  • 7 シリーズ GTP リセット ロジックを修正 (ザイリンクス アンサー 56313)
  • IP インテグレーターのサポートを追加
  • メタスタビリティに対して MTBF (Mean Time Between Failures) を改善するためにシンクロナイザーをアップデート
  • オプションをわかりやすくするために GUI の [Shared Logic] セクションを修正
  • HDL パラメーターの WRAPPER_SIM_GTRESET_SPEEDUP を削除 - GT シミュレーション パラメーターの制御方法については製品ガイドを参照
  • BUFH により駆動されるコア出力 (clk156_out) を常に clk156 に - GT バッファー バイパス メカニズムのため、このクロックはほかの RXAUI コア インスタンスと共有できない
  • gt_control ポートを削除し、RXAUI 情報しか含まないようにデバッグ ポート幅を変更 - トランシーバー制御ポートをイネーブルにするには、再カスタマイズして追加のトランシーバー ポートをイネーブル
  • 追加のトランシーバー制御ポートがイネーブルになっている場合にのみ DRP ポートを存在
  • 共有ロジックを含むコアを共有ロジックを含まないコアへと簡単に接続するために最上位ポートを変更
  • 合成可能パターン ジェネレーターおよびチェッカーを含むようにサンプル デザインを変更
  • クロック バッファーを BUFG から BUFH に変更 - BUFG に戻すには (ザイリンクス アンサー 57546) を参照
  • トランシーバーへのパスを変更 - 形式は /gt0_gt_wrapper_i/gtxe2_i になり、X0Y1 命名スタイルを使用する場合は制約に影響 (ピン パッケージ制約の変更はない)
  • 7 シリーズ トランシーバー属性をアップデート ((ザイリンクス アンサー 56332) を含有)
  • GTH トランシーバーの QPLL をデフォルトでパワーダウン (未使用)
  • VHDL chbond_counter ロジックを修正 - すべてのレーンで同期が行われるとコアでリセットを発行できない問題を修正

Reed Solomon Decoder (9.0)

  • バージョン 9.0 (Rev. 2)
  • 内部最適化のために再パッケージ化 - 機能的な変更はない
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加

Reed Solomon Encoder (9.0)

  • バージョン 9.0 (Rev. 2)
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加

S/PDIF (2.0)

  • バージョン 2.0 (Rev. 2)
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • メタスタビリティから MTBF (Mean Time Between Failures) を低減するためにクロック乗せ換えのシンクロナイザーをアップデート

SDI RX to Video Bridge (1.0)

  • バージョン 1.0
  • 初期リリース

SMPTE 2022-1/2 Video over IP Receiver (1.0)

  • バージョン 1.0
  • ネイティブ Vivado リリース

SMPTE 2022-1/2 Video over IP Transmitter (1.0)

  • バージョン 1.0
  • 初期リリース

SMPTE SD/HD/3G-SDI (3.0)

  • バージョン 3.0
  • 大文字と小文字の混じったポート名を小文字に変更するためにアップデート
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Out of Context (OOC) フローのサポートを追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • デモ テストベンチのサポートを追加

SMPTE2022-5/6 Video over IP Receiver (3.0)

  • バージョン 3.0 (Rev. 2)
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Out of Context (OOC) のサポートを追加

SMPTE2022-5/6 Video over IP Transmitter (3.0)

  • バージョン 3.0 (Rev. 2)
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Out of Context (OOC) のサポートを追加

SPI-4.2 (13.0)

  • バージョン 13.0 (Rev. 2)
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • メタスタビリティに対して MTBF (Mean Time Between Failures) を改善するためにクロック シンクロナイザーをアップデート
  • プロダクション ステータスの Virtex-7 デバイスをサポート

SelectIO Interface Wizard (5.1)

  • バージョン 5.1
  • ISERDES または OSERDES のクロック イネーブル ポートを使用する機能を追加
  • 転送クロック ポートに対してクロック タイプおよび I/O 規格を設定するための GUI オプションを追加
  • ツール ヒントを GUI に追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを追加

Serial RapidIO Gen2 (3.0)

  • バージョン 3.0
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • オプションのトランシーバー制御およびステータス ポートを追加
  • すべての必須ロジックを含めるためにコアの境界を変更
  • コアで共有可能なロジック リソースを含めたり除外したりするための GUI オプションを追加
  • IP インテグレーターのサポートを拡張
  • ISE 固有のメタデータ サポートを削除

Soft Error Mitigation (4.0)

  • バージョン 4.0 (Rev. 2)
  • ロジックが完全に含まれるように、Virtex-7 デバイスのサンプル デザイン制約ファイルで pblock サイズを増大 - 大型のデザインに IP を統合する場合、これらの pblock は手動で削減することが可能 - 改善されたパックによりデザインのフィットが減少することがある - (ザイリンクス アンサー 47338) を参照
  • タイミングを改善するために、7z100 デバイスのサンプル デザイン制約ファイルで pblock を ICAP の近くに移動
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • xc7a75t、xc7a75tl、および xc7z015 デバイスのサポートを追加
  • プリプロダクション ステータスの xc7a75t、xc7a75tl、xc7z015、および xc7vh870t デバイスと、プロダクション ステータスのその他すべてのサポート対象デバイスをサポート

System Cache (3.0)

  • バージョン 3.0 (Rev. 2)
  • キャッシュ コヒーレント コンフィギュレーションを持つ一部の制御レジスタ アクセスが停止する問題を修正
  • キャッシュ ラインの割り当て中に REST が発生すると稀にそのキャッシュ ラインが使用できなくなる問題を修正
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、および防衛グレード Zynq デバイスをサポート

Ten Gigabit Ethernet MAC (13.0)

  • バージョン 13.0
  • サポート対象 Artix-7 パーツをプロダクションに移動
  • シミュレーション専用ライセンス付きで XDC を提供
  • MMCM_BASE プリミティブを 7 シリーズ ネイティブ MMCM2_BASE プリミティブで置換
  • デフォルトの CASE を次のステートに追加し、スレーブ アタッチメント ブロックでデコード
  • インスタンシエートされたブロック RAM ではなく推論されたブロック RAM をサンプル デザインの FIFO で使用
  • サンプル デザインの FIFO ファイルでパラメーターを大文字に変更
  • 送信 MMCM でフィードバック パスから BUFG を削除
  • コアで共有可能なロジック リソースを含めたり除外したりするための GUI オプションを追加 - 詳細およびポート変更については製品ガイドを参照
  • 抜けている -datapath_only オプションをコア内部の一部のクロック乗せ換えパスに追加
  • 抜けている begin/end を Verilog サンプル デザインのアドレス スワップ ブロックに追加
  • C_BASE_ADDRESS RTL パラメーターを削除し、AXI4-Lite アドレス バスを 32 ビットから 10 ビットに縮小 - 上位ビットに対するアドレス デコーディングは AXI Interconnect コアで実行
  • メタスタビリティから MTBF (Mean Time Between Failures) を低減するためにクロック乗せ換えのシンクロナイザーをアップデート
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • IP インテグレーターのサポートを追加

Ten Gigabit Ethernet PCS/PMA (10GBASE-R/KR) (4.0)

  • バージョン 4.0
  • プロダクション ステータスの Virtex-7、Kintex-7、および Zynq-7000 デバイスをサポート
  • コアで共有可能なロジック リソースを含めたり除外したりするための GUI オプションを追加 - コアでポートを変更
  • オプションのトランシーバー制御およびステータス ポートを追加
  • トランシーバー DRP ポートにアクセスできるように新しいポートを追加
  • すべてのポート変更をコアの製品ガイドで説明
  • UNH テスト 49.3.3 でコーナー ケースのエラーを削除するために PCS ブロック ロック FSM を書き換え
  • 受信した最初の 3 つの同一フレームすべてに Ack セットが含まれていると一貫性一致が検出されない問題に対して、オートネゴシエーション RX ブロックを修正 - この問題は実際のアプリケーションではほとんど発生しない
  • メイン コア リセットによりすべての PMA レジスタをデフォルトにリセット
  • clk156 の 1/2 レートになるように DCLK の要件を変更 - DCLK は clk156 によって直接駆動される必要がある
  • 7 シリーズ GTH QPLL 属性をアップデート ((ザイリンクス アンサー 56332) を参照)
  • Out of Context (OOC) フローのサポートを追加

Test Pattern Generator (5.0)

  • バージョン 5.0 (Rev. 2)
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Out of Context (OOC) フローのサポートを追加
  • IP 階層に合わせて制約をアップデート
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • Bayer サブサンプリングを追加

Timer Sync 1588 (1.1)

  • バージョン 1.1 (Rev. 1)
  • コアのカスタマイズ GUI を簡素化
  • IP インテグレーターのサポートを拡張
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Out of Context (OOC) フローのサポートを追加

Tri-Mode Ethernet MAC (8.0)

  • バージョン 8.0
  • 7 シリーズのオートモーティブおよび防衛グレードのパーツに対してプリプロダクション サポートを追加
  • コアで共有可能なロジック リソースを含めたり除外したりするための GUI オプションを追加 - 詳細およびポート変更については製品ガイドを参照
  • グローバル (BUFG) の代わりにリージョナル (BUFR) クロック バッファーを MII で使用
  • 全二重および半二重のサポートではなく全二重のみのオプションに GUI をデフォルト化
  • IDELAYCTRL RDY 信号を IDELAYCTRL RST 生成ロジックに含有
  • インスタンシエートされたブロック RAM ではなく推論されたブロック RAM をサンプル デザインの FIFO で使用
  • 非常に短くて小さいフレームをドロップさせるためにサンプル デザインの送信 FIFO を拡張 - これにより、アドレスのアライメントがずれる潜在的な状況を防ぐことが可能 - (ザイリンクス アンサー 56267) を参照
  • Out of Context (OOC) フローのサポートを追加
  • Cadence IES シミュレータのサポートを追加
  • Synopsys VCS シミュレータのサポートを追加 (合成後またはインプリメンテーション後の Verilog シミュレーション フローのみ)
  • 合成およびシミュレーションの警告メッセージの数を低減
  • 全体的なパスの長さを短くするために、ソース ファイルのディレクトリおよびファイル名を短縮
  • Vivado プロジェクトで評価ボードの KC705 または AC701 をターゲットにした場合に、コアをオンボード イーサネット PHY に接続できるようにするための新しいボード GUI タブを表示
  • バージョン 8.0 の該当する変更内容および最新の推奨事項に従って XDC 制約を適切にアップデート
  • 追加のバス インターフェイス定義およびクロック周波数メタデータを含めることによって IP インテグレーターのサポートを拡張
  • IP インテグレーターに対して以前のバス インターフェイス名を一貫性のために変更 - このコアを使用するアップグレードされた IP インテグレーター デザインには、バス インターフェイスの再接続が必要

VIO (Virtual Input/Output) (3.0)

  • バージョン 3.0
  • ポート名を小文字に変更

Video Deinterlacer (4.0)

  • バージョン 4.0 (Rev. 2)
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Out of Context (OOC) フローのサポートを追加
  • IP 階層に合わせて制約をアップデート
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

Video In to AXI4-Stream (3.0)

  • バージョン 3.0 (Rev. 2)
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • Out of Context (OOC) フローのサポートを追加

Video On Screen Display (6.0)

  • バージョン 6.0 (Rev. 2)
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Out of Context (OOC) フローのサポートを追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • GUI レイアウトおよびパラメーター許容範囲をアップデート
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

Video Scaler (8.1)

  • バージョン 8.1 (Rev. 1)
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Out of Context (OOC) フローのサポートを追加
  • IP 階層に合わせて制約をアップデート
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

Video Timing Controller (6.0)

  • バージョン 6.0 (Rev. 2)
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Out of Context (OOC) フローのサポートを追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加

Video to SDI TX Bridge (1.0)

  • バージョン 1.0
  • 初期リリース

Virtex-7 FPGA Gen3 Integrated Block for PCI Express (2.2)

  • バージョン 2.2
  • 合成およびシミュレーションの警告メッセージの数を低減
  • コアまたはサンプル デザインに含めるためにクロック供給およびトランシーバー GT 一般ブロックの共有ロジックをインプリメント
  • トランシーバー コア デバッグ インターフェイスをインプリメント - デバッグ信号をポート レベルに移動
  • Ext GT DRP 信号をコアの最上位ポートに移動
  • IP インテグレーターのサポートを追加
  • IP 階層に合わせて XDC をアップデート
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • 以前のバージョンからコアをアップグレードするためのサポートを追加
  • 共有ロジックおよびコア インターフェイス パラメーターの新しいページをアドバンス モードの GUI に追加
  • PCIE DRP ポートをコア最上位に移動し、PCIE_DRP パラメーターに基づいてイネーブル (アドバンス モード)
  • IPI で DMA IP に接続するために PCIe サイドバンド インターフェイスを複数の小型インターフェイスに分割

Viterbi Decoder (9.0)

  • バージョン 9.0 (Rev. 2)
  • ソース ファイル配信で内部的に標準化 - 動作の変更はない
  • プロダクション ステータスのオートモーティブ Artix-7、オートモーティブ Zynq、防衛グレード Artix-7、防衛グレード Zynq、および低消費電力 Artix-7 デバイスをサポート
  • Out of Context (OOC) フローに対するデフォルトの制約を追加
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加

XADC Wizard (3.0)

  • バージョン 3.0 (Rev. 2)
  • AXI4 Streaming FIFO の深さを [1:1017] から [7:1020] にアップデート
  • x*7z010clg225 Zynq デバイスに対して無効な Vauxp/Vauxn ペアをディスエーブルにするためのチェック機能を追加
  • バス インターフェイスとして Vp/Vn および Vauxp/Vauxn を定義 - 機能的な変更はない
  • シミュレーション ファイルに対して相対パスを提供するためのオプションを GUI に追加 - 機能的な変更はない
  • GUI にサマリ タブを追加 - 機能的な変更はない
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • 合成およびシミュレーションの警告メッセージの数を低減
  • IP インテグレーターのサポートを拡張

XAUI (12.0)

  • バージョン 12.0
  • プロダクション ステータスの Artix-7 および Zynq-7000 デバイスをサポート
  • FBG パッケージをイネーブル
  • 以前のバージョンからのアップグレードに対するサポートを追加
  • オプションのトランシーバー制御およびステータス ポートのサポートを追加
  • IP インテグレーターのサポートを追加
  • 7 シリーズ GTP/GTH リセット ロジック ((ザイリンクス アンサー 56312) を参照)
  • メタスタビリティに対して MTBF (Mean Time Between Failures) を改善するためにシンクロナイザーをアップデート
  • BUFG により駆動されるコア出力 (clk156_out) を常に clk156 に - GT バッファー バイパス メカニズムのため、このクロックはほかの XAUI コア インスタンスと共有できない
  • 追加のトランシーバー制御ポートがイネーブルになっている場合にのみ DRP ポートを存在
  • Out of Context (OOC) フローのサポートを追加
  • コアで共有可能なロジック リソースを含めたり除外したりするための GUI オプションを追加 - 詳細およびポート変更については製品ガイドを参照
  • 7 シリーズ GTH の QPLL 属性をアップデート - (ザイリンクス アンサー 56332) を参照

YCrCb to RGB Color-Space Converter (7.1)

  • バージョン 7.1
  • 以前のバージョンからの自動アップグレードに対するサポートを追加
  • GUI ([Features] → [Converter Type] → [Input Range Selection]) を [Output Range Selection] に変更
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Out of Context (OOC) フローのサポートを追加
  • IP 階層に合わせて制約をアップデート
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • stlport (STL 移植性) ライブラリへの C モデル依存性を削除 - C モデルではコンパイラにビルトインされている STL を使用
  • Visual Studio 2008 以外の Windows コンパイラで C モデルを使用すると問題が発生する可能性があるため、MSVCRT90.dll へのランタイム依存性を取り除くために Windows C モデルの DLL を Windows C ランタイム (CRT) ライブラリに静的にリンク

ZYNQ7 Processing System (5.3)

  • バージョン 5.3
  • Processing System 7 (PS7) IP に Microzed ボード プリセットを追加
  • xz0303 SBG パッケージを追加
  • Zynq に対して Tcl ベースのプリセットをサポート
  • シミュレーションをサポートするために Zynq BFM サブコアを追加

ZYNQ7 Processing System BFM (2.0)

  • バージョン 2.0
  • すべての AXI_RESET 出力信号を削除
  • ポート名をすべて小文字に変更
  • 16 個の IRQ_F2P ピンすべてに対するサポートを追加

interrupt_controller (3.0)

  • バージョン 3.0
  • 変更なし
AR# 58605
日付 06/24/2014
ステータス アーカイブ
種類 リリース ノート
ツール