You are using a deprecated Browser. Internet Explorer is no longer supported by Xilinx.
ソリューション
製品
サポート
ソリューション
製品
サポート
各業界向けのソリューション
航空宇宙/高信頼性製品
戻る
航空宇宙/防衛
概要
アビオニクス/UAV
デジタル レーダー/EW
軍用通信と衛星通信
宇宙
オートモーティブ
戻る
オートモーティブ
概要
ADAS
自動運転
電動化とネットワーク
車載システム
ブロードキャストと業務用 A/V
戻る
ブロードキャストと業務用 A/V
概要
AV over IP
カメラ
コンバーターおよび KVM
エンコーダー/デコーダー
プロフェッショナル オーディオ システム
業務用ディスプレイ/サイネージ
プロジェクション システム
ルーター/スイッチャー
サーバーおよびストレージ
伝送および変調
ビデオ会議システム
ビデオ プロセッシング カード
民生電子機器
戻る
民生電子機器
概要
多機能プリンター
スーパーハイビジョン テレビ
データセンター
戻る
データセンター
概要
計算用ストレージ
データベースおよびデータ分析
金融テクノロジ
高性能コンピューティング
ネットワーク アクセラレーション
ビデオおよび画像処理
エミュレーション/プロトタイピング
戻る
エミュレーション/プロトタイピング
概要
ASIC のエミュレーション
FPGA ベースのプロトタイピング
産業用機器
戻る
産業機器
概要
3D プリンターと積層造形技術
ヒューマン マシン インターフェイス
I/O モジュールおよびスマート センサー
IIoT ゲートウェイとエッジ アプライアンス
IIoT エッジ ノードを使用する産業用制御
マシンおよびコンピューター ビジョン
駆動装置およびモーター制御
ロボット産業
スマート グリッド
電車/鉄道
ビデオ監視システム
ヘルスケア / 医療機器
戻る
ヘルスケア / 医療機器
概要
医療施設用除細動器および自動体外式除細動器 (AED)
診断および臨床用の内視鏡画像処理
ヘルスケア AI
CT、MRI、PET 医療画像処理
医療用超音波画像処理
マルチパラメーター患者モニターと心電図 (ECG)
その他の医療機器
ロボット支援手術
医療機器の安全性/セキュリティ/パートナー ソリューション
テストおよび計測機器
戻る
テストおよび計測機器
概要
半導体自動テスト装置
テストおよび測定装置
ワイヤード/ワイヤレス テスト装置
ワイヤード/ワイヤレス 通信
戻る
ワイヤード/ワイヤレス 通信
概要
ネットワーク セキュリティ
テレコム アクセラレーション
テレコミュニケーション
ワイヤレス
テクノロジー別ソリューション
AI 推論の高速化
戻る
AI 推論の高速化
ザイリンクス AI の利点
ザイリンクス AI ソリューション
ザイリンクス AI で開発を開始
アクセラレーション アプリケーション
戻る
アクセラレーション アプリケーション
ザイリンクス アプリ ストア
リファレンス アプリ
ソリューション
製品
サポート
製品カテゴリ
デバイス
戻る
デバイス
シリコン デバイス
ACAP
FPGA および 3D IC
SoC、MPSoC、RFSoC
コスト重視製品ポートフォリオ
ボードとキットの評価
戻る
ボードとキットの評価
ボードとキット検索
評価ボード
System-on-Modules (SoM)
FPGA メザニン カード
ボードとキットの付属品
アクセラレータ
戻る
アクセラレータ
データセンター アクセラレータ カード
計算用ストレージ
SmartNIC アクセラレータ
テレコム アクセラレータ
イーサネット アダプター
戻る
イーサネット アダプター
8000 シリーズ イーサネット アダプター
X2 シリーズ イーサネット アダプタ
ソフトウェア開発
戻る
ソフトウェア開発ツール
Vitis™ ソフトウェア プラットフォーム
Vitis™ AI
Vitis™ アクセラレーション ライブラリ
レガシ ツール
ソフトウェア開発リソース
開発者サイト - developer.xilinx.com
ザイリンクスのアクセラレータ プログラム
ザイリンクス コミュニティ ポータル
ハードウェア開発
戻る
ハードウェア開発ツール
Vivado® Design Suite
IP
System Generator
MATLAB & Simulink アドオン
ハードウェア開発リソース
シリコン評価ボード
デザイン ハブ
デザインおよびデバッグ ブログ
エンベデッド開発
戻る
エンベデッド開発
エンベデッド ソフトウェア/エコシステム
Xilinx Wiki デザイン サンプル
Xilinx GitHub
ザイリンクス コミュニティ ポータル
コア テクノロジ
戻る
コア テクノロジ
コア テクノロジ一覧
3D IC
コンフィギュレーション ソリューション
コネクティビティ
デザイン セキュリティ
DSP
DFX (Dynamic Function eXchange)
イーサネット
機能安全
高速シリアル
機械学習
メモリ
画像処理向け MIPI コネクティビティ
PCI Express
消費電力削減
プロセッシング ソリューション
RF サンプリング
シグナル インテグリティ
システム モニター/XADC
アクセラレーション アプリケーション
戻る
アクセラレーション アプリケーション
ザイリンクス アプリ ストア
リファレンス アプリ
品質と信頼性
ザイリンクスの品質
Powered By Xilinx
ソリューション
製品
サポート
サポートおよびサービス
サポート
戻る
サポート
サポート ホームページ
ナレッジ ベース
資料
コミュニティ フォーラム
サービス ポータル
デザイン ハブ
Versal ACAP デザイン プロセス資料
ダウンロードとライセンス
サービス
戻る
サービス
トレーニング
ダウンロードとライセンス
製品の返品
ユニバーシティ プログラム
パートナー デザイン サービス
採用情報
会社概要
戻る
会社概要
事業概要
役員紹介
IR 情報
ザイリンクス ベンチャー
地域社会への貢献
企業責任
コーポレート ブリーフィング センター
採用情報
パートナー
戻る
パートナー
ザイリンクス パートナー プログラム概要
アクセラレータ パートナー プログラム
Alveo アクセラレータ カード パートナー ネットワーク
デザイン サービス パートナー
すべてのエコシステム パートナー
お問い合わせ
戻る
お問い合わせ
お問い合わせ
販売代理店に問い合わせ
日本法人について
販売代理店
ニュースルームおよびメディア
ニュースルーム
プレス リリース
メディア キット
ウェビナー
ビデオ ポータル
Powered By Xilinx
コミュニティ
ザイリンクス ブログ
イベント
コミュニティ フォーラム
ショッピング カート
Sub Total
送料
Calculated at Checkout
税
Calculated at Checkout
Secure Checkout
Your cart is empty
Looks like you have no items in your shopping cart.
Click here
to continue shopping
アカウント
ログイン | 登録
サイン アウト
検索
すべて
シリコン デバイス
ボードとキット
IP
サポート
資料
ナレッジ ベース
コミュニティ フォーラム
パートナー
ビデオ
プレス リリース
検索
サポート
AR# 5865: Virtex-II/-II Pro/-4/-5/-6 Configuration - The DONE pin goes High, but the device does not start up (I/Os are inactive/3-stated)
AR# 5865
更新を電子メールで連絡
|
購読解除
Virtex-II/-II Pro/-4/-5/-6 コンフィギュレーション - DONE ピンは High になるがデバイスはスタートアップしない (I/O が非アクティブ/トライステート)
説明
ソリューション
説明
キーワード : DonePipe, DriveDone, GSR_cycle, Virtex, Virtex-II, Virtex-II Pro, Virtex-4, Virtex-5, Virtex-6, configuration, startup, 3-state, 3state, tristate, inactive, toggling, コンフィギュレーション, スタートアップ, トライステート, 非アクティブ, トグル
ザイリンクス Virtex シリーズ FPGA を高速でコンフィギュレーションすると、DONE ピンは High になりますが、デバイスはスタートアップしません。I/O はトライステート状態のままです。
ソリューション
1
DONE ピンが High になった後にザイリンクス Virtex シリーズ FPGA が正しく動作しない原因はいくつかあります。
1. DONE ピンの立ち上がり時間が遅い
2. スタートアップ クロックが不正
3. クロック サイクル数がスタートアップ シーケンスを完了するのに不十分
4. コンフィギュレーションされたデバイスとコンフィギュレーションされていないデバイスの間で DONE 信号に競合がある
1. DONE ピンの立ち上がり時間が遅い
DONE ピンは、1 CCLK サイクル以内に Low から High に遷移する必要があります。たとえば、スレーブ モードで CCLK が 33MHz で動作している場合、DONE ピンの立ち上がり時間は 25ns 未満である必要があります。デフォルトでは DONE ピンはオープンドレイン ドライバであり、外部から High にプルアップする必要があります。
DONE が 1 CCLK サイクル以内に Low から High に遷移しない場合、スタートアップ シーケンスが正しく完了せず、コンフィギュレーションがエラーとなります。これはすべてのザイリンクス FPGA に適用されます。
回避策 :
a) DONE 信号に外部プルアップ抵抗 (推奨値 330 オーム) を付けます。
b) BitGen で DonePipe=Yes オプションを設定し、CFG_DONE 信号を遅らせます。この設定により DONE 入力 (CFG_DONE) パスにパイプライン レジスタ段が追加されます。
c) BitGen で DriveDone=Yes オプションを設定し、DONE ピンをアクティブに駆動します。このオプションは、1 つのデバイスをコンフィギュレーションする場合、またはデバイスがデイジー チェーンの最後のデバイスである場合にのみ使用するようにしてください。
2. スタートアップ クロックが不正
Virtex および Virtex-II デバイスでは、スタートアップ シーケンスで使用するクロックに CCLK、JTAG クロック (TCK)、またはユーザー定義クロックを選択する必要があります。間違ったスタートアップ クロックを使用すると、デバイスはコンフィギュレーションされるかもしれませんが、スタートアップ シーケンスは完了しません。bitgen.ut ファイルで BitGen のオプションをチェックし、正しいスタートアップ クロックが使用されていることを確認してください。
3. クロック サイクル数がスタートアップ シーケンスを完了するのに不十分
スタートアップ シーケンスを完了するのに十分な CCLK サイクル数が受信されないと、デバイスがスタートアップしない可能性があります。この問題は、特に DONE ピンが共有接続されていないコンフィギュレーション セットアップでよく発生します。
回避策 :
a) 可能な場合は、DONE ピンをシリアル デイジー チェーン接続します。
b) デバイスに供給する CCLK サイクル数を増やします。
c) BitGen のオプションを変更して DONE ピンが最後に High になるようにします。2 つ目のオプションは、デイジー チェーン コンフィギュレーションで悪影響を引き起こす可能性があることに注意してください。
4. コンフィギュレーションされたデバイスとコンフィギュレーションされていないデバイスの間で DONE 信号に競合がある
シリアル デイジー チェーンでは、上位デバイス (コンフィギュレーション ソースに近いデバイス) の DONE ピンは回デバイスがコンフィギュレーションされる前に解放されます。コンフィギュレーションされていないデバイスでは、DONE 信号はアクティブに Low に駆動されます。
BitGen の DriveDone=Yes オプションを上位デバイスで設定すると DONE 信号で競合が発生し、上位デバイスでは DONE 信号が High に駆動され、下位デバイスでは DONE 信号が Low に駆動されます。この問題を修正するには、シリアル デイジー チェーンの最後のデバイスを除くすべてのデバイスで DriveDone=No を設定します。
2
デザインで STARTUP コンポーネントを使用している場合、GSR ピンがアサートされることがあります。これにより、FPGA のすべてのフリップフロップが遷移しなくなります。
STARTUP コンポーネントには、アクティブ High の GSR 入力があります。これを使用する場合は、次を確認してください。
- 駆動ソース
- 駆動ソースのステート
- GSR ラインが反転されているか、反転する必要があるか
このアンサー レコードはお役に立ちましたか?
はい
いいえ
AR# 5865
日付
02/04/2013
ステータス
アクティブ
種類
一般
People Also Viewed
フィードバック
閉じる