AR# 58662

Artix-7 FPGA AC701 評価キット - UG952 (v1.2) の DDR3 インターフェイスのバンク情報が不正

説明

『Artix-7 FPGA AC701 評価ボード ユーザー ガイド 』 v1.2 (UG952) の12 ページに、次のような記述があります。

"The DDR3 interface is implemented across I/O banks 32, 33, 34. Each bank is a 1.5V high-performance (HP) bank." (日本語訳 : DDR3 インターフェイスは、I/O バンク 32、33、および 34 にインプリメントされます。これらの各バンクは 1.5V HP (High Performance) バンクです。)

これは正しいですか。

ソリューション

XC7A200T には HP バンクはないので、UG952 (v1.2) のこの記述は不正です。

正しくは、次のようになります。

"The DDR3 interface is implemented across I/O banks 33, 34, and 35. Each bank is a 1.5V high-range (HR) bank." (日本語訳 : DDR3 インターフェイスは、I/O バンク 33、34、および 35 にインプリメントされます。これらの各バンクは 1.5V HR (High Range) バンクです。)

これは、UG952 の v1.3 で修正されています。

AR# 58662
日付 03/11/2015
ステータス アクティブ
種類 一般
Boards & Kits