UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 58663

Kintex-7 FPGA KC705 評価キット - UG810 (v1.4) の表 1-29 のピン割り当てが不正

説明

『Kintex-7 FPGA KC705 評価ボード ユーザー ガイド』 v1.4 (UG810) の表 1-29 に、J2 から FPGA U1 への LPC 接続が記載されています。

J2 ピン C11 および C19 が両方とも FPGA U1 ピン AK21 に接続されると記述されています。 

これは正しいですか。

ソリューション

表 1-29 に、J2 ピン C11 および C19 が両方とも FPGA U1 ピン AK21 に接続されると間違って記述されています。

表 1-29 のこの部分は、正しくは次のようになります。


J2 ピン C11 は FPGA U1 ピン AK21 に接続されます。

J2 ピン C19 は FPGA U1 ピン AE21 に接続されます。

表 1-29 は、UG810 v1.5 でアップデートされる予定です。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
45934 Kintex-7 FPGA KC705 評価キット - 既知の問題およびリリース ノートのマスター アンサー N/A N/A
AR# 58663
日付 05/29/2015
ステータス アクティブ
種類 一般
Boards & Kits
  • Kintex-7 FPGA KC705 Evaluation Kit
このページをブックマークに追加