UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 58667

MIG 7 Series - MIG 7 Series コアの生成で sys_clk が No Buffer に指定されると Out of Context (OOC) フローが合成中にエラーになる

説明

問題の発生したバージョン : MIG 7 Series v1.9
修正バージョン : (ザイリンクス アンサー 54025) を参照

sys_clk が No Buffer に設定されている MIG 7 Series デザインをアップグレードして Out of Context (OOC) フローを実行すると、次のようなエラー メッセージが表示されて合成できません。

Starting RTL Elaboration : Time (s): cpu = 00:00:10 ; elapsed = 00:00:12 . Memory (MB): peak = 817.828 ; gain = 198.367
---------------------------------------------------------------------------------
ERROR: [Synth 8-439] module 'ddr3' not found
---------------------------------------------------------------------------------
Finished RTL Elaboration : Time (s): cpu = 00:00:11 ; elapsed = 00:00:13 . Memory (MB): peak = 852.641 ; gain = 233.180
---------------------------------------------------------------------------------
RTL Elaboration failed
    while executing
"rt::run_rtlelab -module $rt::top"
    invoked from within
"if {$rt::useElabCache == false} {
      rt::run_rtlelab -module $rt::top
    }"
    ("uplevel" body line 87)
    invoked from within
"uplevel #0 {
    set ::env(BUILTIN_SYNTH) true
    source $::env(HRT_TCL_PATH)/rtSynthPrep.tcl
    set rt::cmdEcho 0
    rt::set_parameter writeXmsg t..."
ERROR: [Common 17-39] 'source' failed due to earlier errors.
INFO: [Common 17-83] Releasing license: Synthesis
3 Infos, 0 Warnings, 0 Critical Warnings and 1 Errors encountered.
synth_design failed
ERROR: [Common 17-69] Command failed: Synthesis failed - please see the console or run log file for details
ERROR: [Common 17-39] 'source' failed due to earlier errors.

    while executing
"source -notrace ./.Xil/Vivado-13731-xsjaria/realtime/ddr3.tcl"
    invoked from within
"synth_design -top ddr3 -part xc7k325tffg900-1 -mode out_of_context"
    (file "ddr3.tcl" line 26)
INFO: [Common 17-206] Exiting Vivado at Wed Nov 27 17:44:57 2013...

ソリューション

この問題を回避するには、sys_clk を Differential に設定するか、または sys_clk を明示的に指定する必要があります。

改訂履歴
2013/12/18 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54025 MIG 7 Series - Vivado の IP リリース ノートおよび既知の問題 N/A N/A
AR# 58667
日付 12/20/2013
ステータス アクティブ
種類 既知の問題
デバイス
IP
このページをブックマークに追加