UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 58746

Aurora 8B10B v10.1 以前のコアの二重コンフィギュレーションで CHANNEL_UP がアサートされない

説明

二重コンフィギュレーションで、GT FIFO のオーバーフロー/アンダーフローにより、CHANNEL_UP がアサートされません。

これは、Kintex-7 FPGA の論理シミュレーションで見られます。 

このアンサーでは、この問題を修正するために必要なアップデートを示します。

ソリューション

次のアップデートは、Aurora 8B10B v10.1 またはそれ以前のコアにのみ必要です。

GT シミュレーション モデルの論理に関する問題を回避するには次の手順を実行する必要があります。

Aurora 8B10B v10.1 より後のバージョンにはアップデートは必要ありません。

FIFO のオーバーフロー/アンダーフローが発生した後に GT をリセットします。

  1. INIT_CLK_IN ドメイン内の <component_name>_cdc_sync モジュールを使用して TXBUFERR_OUT/RXBUFERR_OUT を同期化します。
     
    • マルチレーン デザインでは、すべてのレーンからの TXBUFERR_OUT/RXBUFERR_OUT に論理 OR が必要です。
  2. 上記の同期化された信号を、それぞれ TX_STARTUP_FSM および RX_STARTUP_FSM の SOFT_RESET ポートに接続します。


これらの変更を <component_name>_transceiver_wrapper.v[hd] ファイルに加える必要があります。

改訂履歴
2014/01/15 - 初版

2015/2/17 - さらに詳細な説明を加えてアップデート

AR# 58746
日付 03/10/2015
ステータス アクティブ
種類 一般
デバイス
IP
このページをブックマークに追加