UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 58758

ライセンス - 「ERROR: [Common 17-69] Command failed: This design contains one or more cores for which bitstream generation is not supported」というエラー メッセージが表示される

説明

次のようなエラー メッセージが表示されます。

This design contains one or more cores for which bitstream generation is not supported: displayport_v4_1_rxlink_top

Tri Mode Ethernet MAC IP を含むデザインでは、インプリメンテーションまでは実行されますが、 ビットストリーム生成は実行されません。  

ERROR: [Common 17-69] Command failed: This design contains one or more cores for which bitstream generation is not supported: TRIMAC_GEN__5, TRIMAC_GEN__6, TRIMAC_GEN__7, TRIMAC_GE

Vivado 2015.1 ではメッセージは次のように若干変更されています。

ERROR: [Common 17-69] Command failed: This design contains one or more cells for which bitstream generation is not permitted: <IP license feature name>

デザインに含まれている IP のライセンスは購入済みです。

このエラーの原因は何ですか。

ソリューション

評価ライセンスを使用して IP コアを生成した後にフル ライセンスを購入またはインストールしても、その IP コアを再生成しなかった場合に、この問題が発生することがあります。 

IP コアを生成すると、ネットリスト ファイルにライセンス情報が保存されますが、この情報は、ライセンスを変更した場合でもネットリスト ファイル内に残ります。

出力ファイルを更新しないと、有効なライセンスのインストール後も古いライセンスがポイントされたままになります。

IP コアは、フル ライセンスにアクセスできるマシンで生成または再生成する必要があります。

 

この問題を修正するには、次の手順に従います。

  1. [Project Manager] ビューで [IP Sources] タブをクリックします。
  2. 新しくインストールした IP ライセンスによって影響を受ける IP をすべて選択します。
  3. IP を右クリックし、[Reset Output Products] を選択します。
  4. 新しくインストールした IP ライセンスによって影響を受ける IP をすべてもう一度選択します。
  5. IP を右クリックし、[Generate Output Products] を選択します。
  6. ネットリスト ファイルが新しい有効なライセンス ファイル情報で更新されます。
  7. ビットストリームを生成します。

 

次のような Tcl スクリプトを使用すると、問題が発生している IP コアのライセンス ステータスを確認できます。

set dp_ips [get_cells -hierarchical {displayport*}]

foreach ips $dp_ips {report_property $ips}

出力例は次のとおりです。

  core_generation_info           string  false      design_1_displayport_0_0,design_1_displayport_0_0_dport_wrapper,
{x_ipProduct=Vivado 2013.3,x_ipVendor=xilinx.com,x_ipLibrary=ip,x_ipName=displayport,x_ipVersion=4.1,
x_ipCoreRevision=0,x_ipLanguage=VERILOG,x_ipLicense=displayport@2013.10(design_linking),
C_COMPONENT_NAME=design_1_displayport_0_0,C_FAMILY=kintex7,
C_FLOW_DIRECTION=1,C_LANE_COUNT=4,C_INCLUDE_HDCP=0,C_SECONDARY_SUPPORT=0,
C_AUDIO_CHANNELS=2,C_IEEE_OUI=000A35,C_VENDOR_SPECIFIC=0,C_PROTOCOL_SELECTION=1,
C_LINK_RATE=20,C_MST_ENABLE=0,C_NUMBER_OF_MST_STREAMS=2,C_MAX_BITS_PER_COLOR=16,
C_QUAD_PIXEL_ENABLE=0,C_DUAL_PIXEL_ENABLE=1,C_YCRCB_ENABLE=1,C_YONLY_ENABLE=0}

 

上記の例は、「説明」セクションで示されているエラーの場合に基づいています。  

Tcl スクリプトの最初の行にある displayport* は、デザインで問題が発生している IP コアの名前に置き換えることができます。

IP コアが IP インテグレーター サブシステム (ブロック デザイン) の一部である場合は、すべての IP 出力を強制的にクリアして再生成する必要があります。  

これを実行する方法については、(Xilinx Answer 57264) を参照してください。

アンサー レコード リファレンス

関連アンサー レコード

AR# 58758
日付 05/09/2016
ステータス アクティブ
種類 一般
ツール
  • Vivado Design Suite
このページをブックマークに追加