UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
  1. ザイリンクス - Adaptable. Intelligent.
  2. サポート
  3. AR# 58760: LogiCORE IP LTE UL Channel Decoder v4.0 (Rev. 3) - VCS を使用してコアをシミュレーションすると event_irictrl_waiting の動作が不正になることがある

AR# 58760

LogiCORE IP LTE UL Channel Decoder v4.0 (Rev. 3) - VCS を使用してコアをシミュレーションすると event_irictrl_waiting の動作が不正になることがある

説明

Vivado 2013.4 で VCS を使用してコアをシミュレーションすると、event_irictrl_waiting の動作が不正になることがあります。

これは、[Part] を [Full Uplink Channel Decoder] に設定してコアをコンフィギュレーションした場合に、シミュレーションでのみ発生するエラーです。

ソリューション

この問題を回避するには、Questa または Vivado シミュレータでシミュレーションを実行します。 

この問題は、Vivado Design Suite 2014.1 で修正される予定です。

LogiCORE IP DUC/DDC Compiler のリリース ノートおよび既知の問題のリストは、(ザイリンクス アンサー 54484) を参照してください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54484 LogiCORE IP 3GPP LTE UL Channel Decoder - Vivado 2013.1 およびそれ以降のバージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 58760
日付 06/12/2014
ステータス アクティブ
種類 一般
ツール
IP
このページをブックマークに追加