UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 5894

Virtex タイミング − タイミング パラメータ 「CLKA -> CLKB setup time for different ports (Tbccs)」 の意味について

説明

キーワード : Virtex, timing, block, RAM, Tbccs, setup, タイミング, ブロック, セットアップ

重要度 : 標準

概要 :
Virtex データシートのブロック RAM タイミング パラメータ 「CLKA -> CLKB setup time for different ports (Tbccs)」 の意味を教えてください。

ソリューション

2 つのクロックが完全に独立したデュアル ポート ブロック RAM を使用すると仮定します。 デザインは、同じアドレスから一方のポートに WRITE を要求し、もう一方には READ を要求します。

この場合、タイミング パラメータ (Tbccs) は、2 つのクロック エッジ間に要する最短時間を示し、DOUT に正確なデータ出力を保証します。
AR# 5894
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般