UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 58981

7 シリーズ GTP トランシーバー - TX および RX のレイテンシ値

説明

このアンサーでは、7 シリーズ FPGA GTP トランシーバーの TX および RX のレイテンシ値を示します。これらの表は、『7 シリーズ FPGA GTP トランシーバー ユーザー ガイド』 (UG482) に追加される予定です。

ソリューション

注記 :

  1. RX バッファー バイパスの使用時に、予測可能な固定レイテンシを確実に得るため、RXDDIEN は 1 に設定する必要がります。
  2. 最小値および最大値は理論的なものです。これらのコンフィギュレーションは、任意のプロトコルにマップできない可能性があります。
  3. ユーザー ガイドによれば、USRCLK と USRCLK2 の位相は一致していると想定されます。
  4. TX ファブリック インターフェイスを介するレイテンシは、レイテンシの定義によります。上記の表の値は、TXDATA にデータを入力するクロック エッジから、そのデータの最初の部分をファブリック インターフェイスから (内部 PCS に) 出力するクロック エッジまでの時間としてレイテンシが定義されている場合に正確です。この場合、ファブリックから GT へのクロック挿入時間は考慮していません。
AR# 58981
日付 01/08/2014
ステータス アクティブ
種類 一般
デバイス
  • Artix-7
  • Artix-7Q
  • Zynq-7000
  • More
  • XA Zynq-7000
  • Zynq-7000Q
  • Less
このページをブックマークに追加