『7 シリーズ FPGA GTX/GTH トランシーバー ユーザー ガイド』 (UG476) の v1.9.1 またはそれ以前のバージョンには、CPLL と QPLL のどちらも PCI Express Gen1 および Gen2 レートに使用できると記述されています。
しかし、PCIe Gen1 および Gen2 ソリューションは、CPLL を使用してしかテストおよび検証されていません。
PCIe Gen1 および Gen2 モードでの QPLL の使用はサポートされていません。
『7 シリーズ FPGA GTX/GTH トランシーバー ユーザー ガイド』は、この内容を反映させるため、v1.10 でアップデートされる予定です。
注記 : ザイリンクス 7 シリーズ Integrated Block for PCI Express コアの場合、CPLL しかサポートされないので、この記述による影響はありません。
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 42944 | Virtex-7 FPGA のデザイン アドバイザリのマスター アンサー | N/A | N/A |
| 42946 | Kintex-7 FPGA のデザイン アドバイザリのマスター アンサー | N/A | N/A |
| AR# 59035 | |
|---|---|
| 日付 | 09/12/2014 |
| ステータス | アクティブ |
| 種類 | デザイン アドバイザリ |
| デバイス | |