AR# 59366

Zynq-7000 SoC、I2C - 90 kHz を超える周波数で tHD; STA タイミング要件が満たされない

説明

I2C コントローラーが標準モードで 90 kHz を超える周波数で動作すると、tHD; STA タイミング パラメーターが満たされません。

tHD;STA タイミング パラメーターは、開始条件の最小ホールド タイムです。

ソリューション

標準モードでの最大 SCL クロック周波数は 100 kHz、最小 tHD;STA タイミングは 4.0 マイクロ秒と指定されています。
Zynq I2C コントローラーの tHD;STA のタイミングは、次のとおりです。
 
  • 100 kHz では 3.6 us
  • 90 kHz では 4.0 us
  • 90 kHz 未満では 4.0 us 以上
注記: この問題は I2C の標準モードでのみ発生し、高速モードでは発生しません。
 
注記 : SCL クロック周波数および tHD;STA タイミングは APB バス クロック周波数、CPU_1x、および i2c.Control_reg0 レジスタの分周値によって異なります。
 
影響:    

深刻な問題ではありません。

すべての最新 I2C デバイスでは、最大 SCL クロック周波数 400 kHz、最小 tHD;STA 0.6 us までの高速モードがサポートされています。
 
コントローラーでこのタイミングを達成でき、この問題の影響は受けません。

標準モードのアプリケーションでは、ほとんどの場合 90 kHz で十分です。
 
回避策:    

次の 3 つの回避策があります。

  • 標準モードでは、インターフェイスを 90 kHz 以下で動作させます。
  • 標準モードでは、100 kHz で 3.6 us の tHD;STA が許容される場合があります。
  • 高速モードを使用します。

対象となる構成:

I2C を標準モードで使用するシステム
 
対象となるデバイス リビジョン:    

すべて。修正の予定はありません。

(Xilinx Answer 47916) - 「Zynq-7000 AP SoC デバイス - シリコン リビジョン間の相違点」を参照してください。
 

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47916 Zynq-7000 SoC デバイス - シリコン リビジョン間の相違点 N/A N/A
AR# 59366
日付 05/28/2018
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス