AR# 59375

|

7 Series Integrated Block Wrapper for PCI Express v3.0 - Artix-7 デバイス用に VHDL で生成されたコアを VCS/ModelSim でシミュレーションしようとするとエラーが発生する

説明

問題の発生したバージョン : v3.0
修正バージョンおよびその他の既知の問題 : (ザイリンクスアンサー 54643) を参照

次のコマンドを使用して VCS 用にライブラリをコンパイルし、export_simulation で生成されたスクリプトを実行して 7 Series Integrated Block Wrapper for PCI Express v3.0 コアで Artix-7 デバイス用に生成されたサンプル デザインをシミュレーションすると、エラーが発生します。

compile_simlib -simulator vcs_mx -family artix7 -directory ../VCS_LIB_DIRECTORY
export_simulation -simulator vcs_mx -directory SCRIPT -force -lib_map_path ../VCS_LIB_DIRECTORY/

エラー メッセージは次のとおりです。

Error - [URMI] Unresolved modules
*/data/verilog/src/unisims/GTXE2_CHANNEL.v, 3191
"B_GXE2_CHANNEL_INST"
Module definition of above instance is not found in the design.

注記 : この問題は ModelSim でも発生します。

ソリューション

これは既知の問題であり、今後のコアのリリースで修正される予定です。

この問題を回避するには、次に示すように -family artix7 の代わりに -family all を使用してライブラリをコンパイルしてください。

compile_simlib -simulator vcs_mx -family all -directory ../VCS_LIB_DIRECTORY

注記: 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。問題はそれより以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

改訂履歴
2014/02/12 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54643 7 Series Integrated Block for PCI Express - Vivado 2013.1 以降のバージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 59375
日付 04/18/2014
ステータス アクティブ
種類 既知の問題
デバイス
IP
People Also Viewed