UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 59515

MIG 7 Series - Vivado で正しい VHDL インスタンシエーション テンプレートが生成されない

説明

問題の発生したバージョン : MIG 7 Series v2.0 Rev 2
修正バージョン : (ザイリンクス アンサー 54025) を参照

MIG 7 Series の VHDL インスタンシエーション テンプレート ファイル(.VHO) が正しく生成されません。 

構文が不正で、コンポーネント宣言が欠けています。

ソリューション

この問題を回避するには、サンプル デザインを開いて MIG コアのインスタンシエートを参照してください。

改訂履歴
2014/03/04 - 初版

AR# 59515
日付 04/18/2014
ステータス アクティブ
種類 既知の問題
デバイス
ツール
IP
このページをブックマークに追加