ソリューション
XilinxCoreLib ライブラリは、CORE Generator ツールで生成された ISE IP のビヘイビアー シミュレーション用に使用されます。
Vivado IP カタログから生成された IP (.xci) がデザインに含まれている場合は、シミュレーション用に XilinxCoreLib ライブラリは必要ありません。
ザイリンクス Vivado IP のシミュレーション モデルは、IP 生成時に出力ファイルとして配布されます。
また、サードパーティ シミュレータ用ザイリンクス ライブラリをコンパイルするのに compile_simlib を使用する場合は、Vivado IP のシミュレーション モデルは、あらかじめコンパイルされている ライブラリには含まれません。
2014.1 よりも古いバージョンの Vivado で、ISE CORE Generator IP がデザインに含まれている場合は、そのシミュレーションをサポートするため、XilinxCoreLib ライブラリが含まれます。
これらのファイルは次のディレクトリにあります。
$XILINX_VIVADO\ids_lite\ISE\verilog\src\XilinxCoreLib
$XILINX_VIVADO\ids_lite\ISE\vhdl\src\XilinxCoreLib
XILINX_VIVADO は Vivado インストール ディレクトリへのパスをポイントします。
Vivado 2014.1 およびそれ以降のバージョンでは、XilinxCoreLib ライブラリ ソースは Vivado インストールから削除されています。
Vivado デザインで古い ISE IP をシミュレートする必要がある場合は、その IP の構造シミュレーション ファイルを使用することを推奨します。