UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 59624

MIG 7 Series - 入力システム クロック (sys_clk) を IBUFDS_GTE2 で駆動することは可能か

説明

必要なオシレーターの数を削減するために MIG sys_clk を IBUFDS_GTE2 で駆動することは可能ですか。

ソリューション

sys_clk を CLOCK_DEDICATED_ROUTE BACKBONE に配線する必要があり、IBUFDS_GTE2 にはこれへのアクセスがないので、これは不可能です。 

DRC エラーはレポートされませんが、このクロッキング トポロジはサポートされません。

改訂履歴

2014/08/14 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
40603 7 シリーズ FPGA MIG DDR2/DDR3 - クロッキング ガイドライン N/A N/A
AR# 59624
日付 08/15/2014
ステータス アクティブ
種類 一般
デバイス
IP
このページをブックマークに追加