AR# 59861

XAUI および RXAUI - Vivado 2013.4 以前 - GTP および GTH - プロダクション リセット DRP シーケンスが停止し、リコンフィギュレーションが必要になる

説明

XAUI v12.1 または RXAUI v4.1 以前を使用すると、プロダクション リセット GTP および GTH DRP シーケンスが停止してしまい、回復にはリコンフィギュレーションが必要になります (ザイリンクス アンサー 60033)。  

このエラーは、1 番目のリセット シーケンスを実行中にコードに 2 番目のリセットが送信された場合にのみ発生します。 

リセット シーケンスはコンフィギュレーション後に自動的に開始するので、デバイスがコンフィギュレーションされたすぐ後にメイン コア リセットがトグルすると発生することがあります。

影響を受ける DRP リセット ロジックを使用したコア コンフィギュレーション :

XAUI 7-Series GTP and GTH
DXAUI 7-Series GTP
RXAUI 7-Series GTP

この問題は、DRP レジスタの設定が必要な 20/ ビット データ幅ではなく 16/ ビット Rx データ幅になってしまうことが原因で発生します。 

XAUI、DXAUI、および RXAUI は通常動作で 20 ビットのデータ幅を使用しますが、DRP ロジックは、プロダクション リセットの問題を回避するために、リセット シーケンス中のデータ幅を 16 ビットに設定します (リセット ロジックの詳細は GT トランシーバーのユーザー ガイドを参照)。  

このエラーは、1 番目のリセット シーケンスを実行中にコードに 2 番目のリセットが送信された場合にのみ発生します。

ソリューション

この問題を回避するには、DRP シーケンス中にリセットが発行される場合は、16 のままになる初期読み出し値を使用するのではなく、2 番目の DRP 書き込みを変更してデータ幅を 20 または に設定し直します。

DRP の更新は <core_name>_*_gtrxreset_seq.v/vhd に適用し、使用しているのであれば <core_name>_*_gtrxrate_seq.v/vhd および <core_name> ) も変更します。

VHDL では、次のように変更します。

 

変更後 :

      --write to 20-bit mode

      WHEN wr_20 =>

        ...

         drpdi_o <= rd_data(15 downto 12) & '1' & rd_data(10 downto 0); --restore 20-bit mode



Verilog では次のように変更します。

//write to 20-bit mode

                wr_20 : begin

                        ....

                        drpdi_o = rd_data[15:0]; //restore user setting per prev read

                end

       変更後 :

//write to 20-bit mode

                wr_20 : begin

                         ....

                        drpdi_o = {rd_data[15:12], 1'b1, rd_data[10:0]}; //restore 20-bit

                end

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54249 IP Release Notes and Known Issues for LogiCORE RXAUI for Vivado 2013.1 and newer tool versions N/A N/A
54666 LogiCORE IP XAUI - Release Notes and Known Issues for Vivado 2013.1 and newer tool versions N/A N/A
AR# 59861
日付 04/17/2014
ステータス アクティブ
種類 一般
IP