UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 59900

ザイリンクス PCI Express ソリューション - 合成/インプリメンテーション後のネットリストの論理/タイミング シミュレーションのサポート

説明

Vivado バージョン : 2013.4
このアンサーは、次の 4 つのコアすべてを対象にしています。

1. Virtex-7 FPGA Gen3 Integrated Block for PCI Express       (ザイリンクス アンサー 54645)
2. 7 Series Integrated Block for PCI Express                           (ザイリンクス アンサー 54643)
3. AXI Bridge for PCI Express                                                      (ザイリンクス アンサー 54646)
4. UltraScale FPGA Gen3 Integrated Block for PCI Express (ザイリンクス アンサー 57945)

上記のコアに対しては、合成/インプリメンテーション後のネットリストの論理/タイミング シミュレーションが現在サポートされていません。

ソリューション

これは既知の問題であり、今後のリリースで修正される予定です。

改訂履歴 :
2014/04/16 - 初版
AR# 59900
日付 04/16/2014
ステータス アクティブ
種類 既知の問題
IP 詳細 概略
このページをブックマークに追加