AR# 59946

UltraScale FPGA Gen3 Integrated Block for PCI Express v3.0 - Virtex Ultrascale デバイスに使用する PERSTn 信号について

説明

問題の発生したバージョン : 3.0
修正バージョンとその他の既知の問題 : (ザイリンクス アンサー 57945)

UltraScale FPGA Gen3 Integrated Block for PCI Express コアの生成時、[Use the dedicated PERSTn] オプションは無効になっています。

しかし、Kintex UltraScale デバイスのコア コンフィギュレーション時に有効になります。

このオプションは何をするためのものですか。このオプションをデザインで無効にするとどのような影響が出ますか。


ソリューション

Virtex UltraScale デバイスのデフォルトのコア生成では、PERSTN0 パッケージ ピンと sys_reset ソリューション IP 入力間の専用配線は使用されません。

X0Y0 コアのリセット入力ピンが依然として PERSTN0 パッケージ ピンにロックされています。

PERSTN0 パッケージ ピンと、コアへの sys_reset 入力ピン間の専用配線は有効に設定されていないため、2014.1 ではエラーを発生させることなくリセット ピンを移動させることができます。

エラーの原因とはなりませんが、このコアの今後のリリースで PERSTN0 パッケージ ピンとソリューション IP sys_reset 間の専用配線がデフォルトで有効に設定される予定なので、ユーザーはこのピンを移動させないようにしてください。

そこでリセット ピンを移動させてしまった場合、配置配線の実行中にエラーが発生します。

また、Tandem コンフィギュレーション ソリューションの使用時は、効率を最大化するために専用配線が特に重要になります。  

専用配線を使用することで 1 段目の機能に必要なコンフィギュレーション フレームの数が削減され、その結果、1 段目のビットストリームのサイズも抑えられます 

可能な限りデザインに専用の PERSTN パッケージ ピンを使用することを強く推奨します。


注記 : [問題の発生したバージョン] 列には、問題が最初に見つかったバージョンを示します。問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

改訂履歴 :
2014/04/16 - 初版
AR# 59946
日付 07/22/2014
ステータス アクティブ
種類 既知の問題
デバイス
IP