UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 59989

MIG UltraScale - デザインに MIG コアが複数含まれていると、クリティカル警告メッセージが表示される

説明

問題の発生したバージョン : v5.0
修正バージョン : (ザイリンクス アンサー 58435) 参照

デザインに MIG コアが複数含まれている場合に、それらの各インスタンスでのアウト オブ コンテキスト (OOC) がオフになっていると、すべての MIG コアで同じファイル名が使用されていることが原因の、次のようなクリティカル警告メッセージが表示されます。

CRITICAL WARNING: [filemgmt 20-1741] File "riuMap.vh" is used by both "mig_0" and "mig_1", but with different contents. This may lead to unpredictable results.
Please use the report_ip_status command to resolve the differences or synthesize the modules independently. (Files are: "/proj/dsv_xhd/pparata/work/temp/run/multi_mig/example_top/mig_0_example/mig_0_example.srcs/sources_1/ip/mig_0/rtl/map/riuMap.vh" and "/proj/dsv_xhd/pparata/work/temp/run/multi_mig/example_top/mig_0_example/mig_0_example.srcs/sources_1/ip/mig_1/rtl/map/riuMap.vh")


CRITICAL WARNING: [filemgmt 20-1741] File "ddrMapDDR4.vh" is used by both "mig_0" and "mig_1", but with different contents. This may lead to unpredictable results.
Please use the report_ip_status command to resolve the differences or synthesize the modules independently. (Files are: "/proj/dsv_xhd/pparata/work/temp/run/multi_mig/example_top/mig_0_example/mig_0_example.srcs/sources_1/ip/mig_0/rtl/map/ddrMapDDR4.vh" and "/proj/dsv_xhd/pparata/work/temp/run/multi_mig/example_top/mig_0_example/mig_0_example.srcs/sources_1/ip/mig_1/rtl/map/ddrMapDDR4.vh")


CRITICAL WARNING: [filemgmt 20-1741] File "iobMapDDR4.vh" is used by both "mig_0" and "mig_1", but with different contents. This may lead to unpredictable results.
Please use the report_ip_status command to resolve the differences or synthesize the modules independently. (Files are: "/proj/dsv_xhd/pparata/work/temp/run/multi_mig/example_top/mig_0_example/mig_0_example.srcs/sources_1/ip/mig_0/rtl/map/iobMapDDR4.vh" and "/proj/dsv_xhd/pparata/work/temp/run/multi_mig/example_top/mig_0_example/mig_0_example.srcs/sources_1/ip/mig_1/rtl/map/iobMapDDR4.vh")


ソリューション

この問題は OOC がオフになっている場合にのみ発生します。 

各 MIG インスタンスの OOC をオンにするか、次の回避策を使用してください。

  1. <core_name>.sv およびコントローラーの各インスタンスの <core_name>_mig.sv 以外すべての MIG RTL ファイルを名前が一意になるように変更します。
    次に、これらのファイルがインスタンシエートされる核モジュール内のインスタンシエーション名を変更します。

  2. 新しい一意の名前をそれぞれ使用して <core_name>.xml ファイルをアップデートします。

  3. 2 つあるコントローラーのどちらかの BUFG のロケーションを手動変更します。
    同じ垂直ラインで、複数のコントローラーの BUFG を割り当てることはできません。
    どちらかのコントローラーの BUFG を別の垂直ラインに移動させる必要があります。
    サポートが必要な場合は、ウェブケースを開いてください。

改訂履歴 :
2014/7/8 - 手動の回避策をアップデート

2014/04/16 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
58435 UltraScale/UltraScale+ Memory IP - Master Release Notes and Known Issues N/A N/A
AR# 59989
日付 07/08/2014
ステータス アクティブ
種類 既知の問題
デバイス
IP
このページをブックマークに追加