UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 60050

MIG 7 Series DDR3/DDR2 - cmp_data_r および dbg_rddata_r がアラインされていない

説明

問題の発生したバージョン : MIG 7 Series v2.0
修正バージョン : (ザイリンクス アンサー 54025) を参照

MIG 7 Series で生成されたサンプル デザインには、データ エラーを検出できるトラフィック ジェネレーターが含まれています。

cmp_data_r と、実際に読み出されたデータである dbg_rddata_r の比較結果を見ると、ミスアライメントがあるようですが、比較エラーは検出されていません。

ソリューション

内部比較ロジックは正しくアラインされていて、また正しいデータが比較されているので、これは無視しても問題がありません。

実際にデータ エラーが発生しているかどうかを判断するのはやや難しくなります。

まず、cmp_data_r と dbg_rddata_r とのミスアライメントは 5 サイクル以上の差があってはいけません。ですから、細心の注意を払って、dbg_rddata_r との比較に、どのサイクルの cmp_data_r が使用されたかを判断する必要があります。

改訂履歴 :
2014/04/16 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54025 MIG 7 Series - Vivado の IP リリース ノートおよび既知の問題 N/A N/A
AR# 60050
日付 04/16/2014
ステータス アクティブ
種類 既知の問題
デバイス
IP
このページをブックマークに追加