AR# 60181

UltraScale DDR4/DDR3 - 高データ レートでタイミング違反が発生する場合がある

説明

問題の発生したバージョン: DDR4 v5.0、DDR3 v5.0

修正バージョン: DDR4 の場合は (Xilinx Answer 69035)、DDR3 の場合は (Xilinx Answer 69036) を参照

各スピード グレードでサポートされる最大データ レートで、MIG UltraScale DDR4/DDR3 コアにタイミング違反が発生する場合があります。

ソリューション

このタイミング違反につきましては現在解析を行っています。

次、およびその次バージョンで継続的に解決策を提供していき、Vivado 2014.3 で解決される予定です。

改訂履歴

2014/04/16 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
69036 UltraScale/UltraScale+ DDR3 - リリース ノートおよび既知の問題 N/A N/A
69035 UltraScale/UltraScale+ DDR4 - リリース ノートおよび既知の問題 N/A N/A
AR# 60181
日付 02/02/2018
ステータス アクティブ
種類 既知の問題
デバイス
ツール
IP