UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 60299

UltraScale FPGA Gen3 Integrated Block for PCI Express v3.0 - ホスト システムが PF1 を検出しない

説明

問題の発生したバージョン : 3.0
修正バージョンおよびその他の既知の問題 : (ザイリンクス アンサー 57945)

UltraScale FPGA Gen3 Integrated Block for PCI Express v3.0 コアが、PF0 と PF1 の両方をイネーブルにした状態でコンフィギュレーションされている場合、ホスト システムは PF0 は検出しますが、PF1 を検出しません。

ソリューション

この問題は既知の問題であり、今後のリリースで修正される予定です。この問題を回避するには、最上位ファイルで次の変更を加えてください。 

変更前 :

TL_PF_ENABLE_REG("TRUE"),

変更後 :

TL_PF_ENABLE_REG(2'b01),

デフォルトのサンプル デザインでは、synth/pcie3_ultrascale_0.v ファイルにこの変更を加えてください。

注記 : [問題の発生したバージョン] 列には、問題が最初に見つかったバージョンを示します。問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

改訂履歴 :
2014/04/16 - 初版

AR# 60299
日付 04/18/2014
ステータス アクティブ
種類 既知の問題
デバイス
  • Kintex UltraScale
IP
  • UltraScale FPGA Gen3 Integrated Block for PCI Express (PCIe)
このページをブックマークに追加