UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 60346

MIG 7 Series QDRII+ - 2 つの CQ/CQ# ペアの同じバンクへの配置を回避できない

説明

問題の発生したバージョン : 2.0 Rev 2
修正バージョン : (ザイリンクス アンサー 54025) を参照

MIG 7 Series QDRII+ デザインの場合、読み出しデータ クロック (CQ/CQ#) は、読み出しデータと同じバンクまたは隣接するバンクで使用可能な 2 つの MRCC_P または MRCC_N ピンに配置される必要があります。

これは、PHASER_IN にアクセスできる BUFMR を駆動するためのアクセスが MRCC ピンにあるからです。

MIG GUI で [Fixed Pin Out] モードを使用している場合、MIG では 2 つの CQ/CQ# ペアを同じバンクに配置することが許可されます。

2 つの CQ/CQ# ペアが同じバンクに配置されると、次のようなクリティカル警告およびエラー メッセージが表示されることがあります。

[Synth 8-3352] multi-driven net qdriip_cq_p[1] with 1st driver pin 'qdriip_cq_p[0]' ["/group/bcapps/criley/escalations/1002295/project_1_ex/mig_7series_0_example/mig_7series_0_example.srcs/sources_1/imports/rtl/example_top.v":74]

[Place 30-475] IO terminal qdriip_cq_n[0] with IOStandard HSTL_I_DCI is not placeable anywhere in the device.
Please check whether the IOSTANDARD is compatible with the target device.

ソリューション

各バンクには使用可能な BUFMR が 2 つしかないため、複数の CQ/CQ# ペアを配置することは物理的に不可能です。

2 つ目の CQ/CQ# ペアは、隣接するバンクの MRCC_P または MRCC_N ピンに移動する必要があります。

改訂履歴 :
2014/04/16 - 初版
AR# 60346
日付 08/13/2014
ステータス アクティブ
種類 既知の問題
デバイス
IP
このページをブックマークに追加