UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 60347

2014.1 IPI - AC701 の MIG フローに間違ったクロック ピンが含まれる

説明

AC701 ボード フローを使用して IPI で MIG サンプル デザインを 生成すると、クロック出力のピン配置が不正になる場合があります。
 
この問題の解決方法を教えてください。

ソリューション

この問題を回避するには、次の制約を使用して sys_clk_p および sys_clk_n を R3 と P3 にそれぞれロックします。

# PadFunction: IO_L13P_T2_MRCC_34
set_property IOSTANDARD DIFF_SSTL15 [get_ports {sys_clk_p}]
set_property PACKAGE_PIN R3 [get_ports {sys_clk_p}]

# PadFunction: IO_L13N_T2_MRCC_34
set_property IOSTANDARD DIFF_SSTL15 [get_ports {sys_clk_n}]
set_property PACKAGE_PIN P3 [get_ports {sys_clk_n}]


この問題は、今後のツール リリースで修正される予定です。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
51900 Artix-7 FPGA AC701 評価キット - 既知の問題およびリリース ノートのマスター アンサー N/A N/A
AR# 60347
日付 07/15/2014
ステータス アクティブ
種類 既知の問題
ツール
Boards & Kits
このページをブックマークに追加