UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 60488

7 Series FPGA Transceivers Wizard v3.0 : ウィザードのリセット FSM を使用すると GTX/GTH/GTP リセット シーケンスが正常に完了しないことがある

説明

7 Series FPGA Transceivers Wizard v3.0 の GTX/GTH/GTP リセット有限ステート マシン (FSM) を使用すると、TX および RX リセット シーケンスが正常に完了しないことがあります。

この状況が発生した場合、TX/RXRESETDONE は正常にアサートされません。また、FSM によってリセットが連続して実行されるため、Q/CPLLLOCK はトグルし続けます。

ソリューション

TX/RX スタートアップ FSM ("gtwizard_*_tx/rx_startup_fsm.v/vhd") でロジックを次のようにアップデートすると、この問題を回避できます。

変更するテキストは次のとおりです。

if (time_tlock_max = '1' and mmcm_lock_reclocked = '0')

これを次のものに置き換えます。

if (time_tlock_max = '1' and mmcm_lock_reclocked = '0' and reset_time_out = '0')

注記 : スタートアップ FSM で time_out がチェックされる場合は、reset_time_out = 0 であることをチェックするための条件を追加することが一般的に推奨されます。

これは、Vivado 2013.3 以降に含まれるウィザードのバージョン 3.0 以降で修正されています。

AR# 60488
日付 05/21/2014
ステータス アクティブ
種類 一般
IP
このページをブックマークに追加