UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 60610

2014.1 Artix-7 配置 - クロック配置の際に、隣接区画を駆動する基準クロックを含んだ有効なクロック コンフィギュレーションが間違って拒否される

説明

有効なクロック コンフィギュレーションのデザインが次のようなクロック配置エラーになります。

[Place 30-512] Clock region assignment has failed. Clock buffer 'gtwizard_0_support_i/gt_usrclk_source/ibufds_instq1_clk0' (IBUFDS_GTE2) is placed at site IBUFDS_GTE2_X1Y0 in CLOCKREGION_X1Y0. Its loads need to be placed in the area enclosed by clock regions CLOCKREGION_X1Y0 and CLOCKREGION_X1Y0. One of its loads 'gtwizard_0_support_i/common0_i/gtpe2_common_i' (GTPE2_COMMON) is placed in site GTPE2_COMMON_X0Y0 in CLOCKREGION_X0Y0 which is outside the permissible area.

ソリューション

この問題は Vivado Design Suite 2014.2 リリースで修正され、デザインは問題なくインプリメントされるようになる予定です。
AR# 60610
日付 05/19/2014
ステータス アクティブ
種類 一般
デバイス
ツール
このページをブックマークに追加