UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 60832

Aurora 8B10B v10.2 - Ultrascale - 一部のコア コンフィギュレーションでホールド違反が発生する

説明

Aurora 8B10B の一部のサンプル デザインを UltraScale デバイスでインプリメンテーションすると、次のようなクリティカル警告が表示されます。

CRITICAL WARNING: [Timing 38-282] The design failed to meet the timing requirements. Please see the timing summary report for details on the timing violations.


このアンサーでは、このタイミング問題を修正するために必要な変更を示します。

ソリューション

1. <component_name>_exdes.v ファイルを開き、次に示すようにザイリンクス BUFG プリミティブを INIT_CLK_IN クロック入力ピンに追加します。

BUFG init_clk_bufg

   (

      .I     (INIT_CLK_IN)

      .O   (init_clk_i),

   );

 2. <component_name>_exdes.v ファイルの aurora_module_i インスタンシエーションの init_clk_in ポート接続を変更します。

変更前 :

. init_clk_in(INIT_CLK_IN),

変更後 :

.init_clk_in(init_clk_i),

ファイルを保存し、インプリメンテーションを実行します。 

改訂履歴 :

2014/05/27 - 初版

AR# 60832
日付 06/23/2014
ステータス アクティブ
種類 一般
デバイス
ツール
IP
このページをブックマークに追加