UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 60845

MIG 7 Series RLDRAM3 のデザイン アドバイザリ - 合成およびインプリメンテーションで SIM_BYPASS_INIT_CAL が間違って FAST に設定される

説明

問題の発生したバージョン : MIG 7 Series v2.0 Rev 2
修正バージョン : (ザイリンクス アンサー 54025) を参照

MIG 7 Series v2.0 Rev2 RLDRAM3 デザインでは、<core_name>_mig.v および <core_name>_mig_sim.v の両方で SIM_BYPASS_INIT_CAL パラメーターが常にデフォルトで FAST に設定されいます。

FAST は、ビヘイビアー シミュレーションにのみ使用するべきで、ハードウェアではキャリブレーションおよびデータ エラーの原因となります。

合成、インプリメンテーション、ハードウェア テストでは、SIM_BYPASS_INIT_CAL は NONE に設定する必要があります。

この問題は、RLDRAM3 デザインにのみ影響します。

ソリューション

この問題を回避するには、"<core_name>_mig.v 内の最上位パラメーター SIM_BYPASS_INIT_CAL を次のように変更する必要があります。

SIM_BYPASS_INIT_CAL="NONE",

改訂履歴

2014/06/09 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54025 MIG 7 Series - Vivado の IP リリース ノートおよび既知の問題 N/A N/A
AR# 60845
日付 06/11/2014
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
  • Kintex-7
  • Virtex-7
ツール
  • Vivado Design Suite - 2014.1
IP
  • MIG 7 Series
このページをブックマークに追加