UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 60847

MIG 7 Series マルチコントローラー - [Reference Clock] オプションを [Use System Clock] に設定したデザインで、どのコントローラーのクロックが 200MHz に設定されるかにかかわらず、RTL で ref_clk が最後のコントローラーの入力クロックに接続される

説明

問題の発生したバージョン : v2.1
修正バージョン : (ザイリンクス アンサー 54025) を参照

 

マルチコントローラー MIG 7 Series デザインで少なくとも 1 つの入力クロック周期が 5000ps (200MHz) である場合、[Reference Clock] オプションを [Use System Clock] に設定できます。 

これを設定している場合、MIG の RTL では基準クロック信号 clk_ref_in が 200MHz 入力クロックに接続されるはずです。

ところが、生成されたユーザー デザインの RTL 最上位ファイル (<module name>_mig および <module name>_mig_sim モジュール) を見ると、clk_ref_in が MIG ツール内で最後に設定されたコントローラーの入力クロックに設定されています。  

これでは、3 つのコントローラー (C0、C1、および C2) が生成される場合、どのコントローラーで 200MHz 入力クロックが使用されるかにかかわらず、C2 の入力クロックが clk_ref_in に常に接続されることになります。

この接続により IDELAYCTRL に適切な周波数のクロックが供給されず、タイミング違反が発生することがあります。


ソリューション

user_design/rtl ディレクトリに配置されている <module name>_mig および <module name>_mig_sim モジュールには、次の RTL で clk_ref_in 接続が割り当てられます。
 
    generate
        if (REFCLK_TYPE == "USE_SYSTEM_CLOCK")
          assign clk_ref_in = c2_mmcm_clk;
        else
          assign clk_ref_in = clk_ref_i;
      endgenerate
 
ただし、c2_mmcm_clk は 200MHz 入力システム クロックでない可能性があります。 

RTL のこのセクションを手動で変更し、適切な 200MHz 入力クロックを clk_ref_in に接続する必要があります。

改訂履歴 :
2014/06/04 - 初版


AR# 60847
日付 06/11/2014
ステータス アクティブ
種類 既知の問題
デバイス
IP
このページをブックマークに追加