AR# 60848

Zynq-7000 SoC のデザイン アドバイザリ - スタティック メモリ コントローラー、パラレル (SRAM/NOR) インターフェイス 64 MB コンフィギュレーションの問題

説明

『Zynq-7000 SoC テクニカル リファレンス マニュアル』 (UG585) によると、パラレル (SRAM/NOR) インターフェイスのスタティック メモリ コントローラーには次の機能があります。

  • 1 つのチップ セレクト (CS0) と 26 本までのアドレス信号 (64 MB)
  • 2 つのチップ セレクト (CS0/CS1) と 25 本までのアドレス信号 (32 + 32 MB)

最初のコンフィギュレーション (64 MB) は、MIO1 をメモリのアドレス ビット 25 (A25) に接続して slcr.MIO_PIN_01{L2_SEL} = 01 (アドレス ビット 25、出力) を設定することにより使用できます。

このコンフィギュレーションには 2 つの問題があります。

  • #1: 0xE4000000 ~ 0xE5FFFFFF の範囲のアドレスにアクセスしているときにチップ セレクト 0 (CS0) がアクティブにならない。
  • #2: アドレス ビット 25 のロジックが反転される (0xE2000000 ~ 0xE3FFFFFF にアクセスしている場合は A25 は 1、0xE4000000 ~ 0xE5FFFFFF にアクセスしている場合は 0)。

次に、NOR/SRAM に対して SMC がどのように機能するかを示します。

slcr.MIO_PIN_01{L2_SEL}
アクセスされるアドレス
MIO0
MIO1
01 (ADDR25)
0xe200_0000
1->0->1 (アクティブ CS0 として動作)
1 (反転された ADDR25 として動作)
01 (ADDR25)
0xe400_0000
0 (非アクティブ CS0 として動作)
0 (反転された ADDR25 として動作)
10 (CS1)
0xe200_0000
1->0->1 (アクティブ CS0 として動作)
1 (非アクティブ CS1 として動作)
10 (CS1)
0xe400_0000
1 (非アクティブ CS0 として動作)
1->0->1 (アクティブ CS1 として動作)
00 (GPIO)
0xe200_0000
1->0->1 (アクティブ CS0 として動作)
1 (リセット状態、内部プルアップ)
GPIO (x00)
0xe400_0000
1 (非アクティブ CS0 として動作)
1 (リセット状態、内部プルアップ)
 

ソリューション

次の 2 つのアンサーを参照してください。

(Xilinx Answer 61637)Zynq-7000 SoC - 64 MB メモリで SMC パラレル (SRAM/NOR) インターフェイスが CS0 を正しくアサートしない
(Xilinx Answer 61638)Zynq-7000 SoC - 64 MB メモリで SMC パラレル (SRAM/NOR) インターフェイスのアドレス ビット 25 が反転される


AR# 60848
日付 05/28/2018
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス