UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 60953

MIG UltraScale - IP のサンプル デザインを開く前に出力ファイルを生成する

説明

問題の発生したバージョン : v5.0 Rev1
修正バージョン : (ザイリンクス アンサー 58435) を参照

MIG IP サンプル デザインが開く前に、出力ファイルが生成されている必要があります。

これが生成されていない場合、次のようなエラー メッセージが表示されます。

ERROR: [Vivado 12-172] File or Directory '/scratch/users/avdhesh/testcases/779810/project_1/project_1.srcs/sources_1/ip/mig_0/rtl/controller/mig_v5_0_ddr_mc_wtr.sv' does not exist

    while executing
"add_files -scan_for_includes -fileset [current_fileset -simset] \
  [list [file join $srcIpDir tb/sim_tb_top.sv]] \
  [list [file join $srcIpDir rtl/i..."
    (file "/scratch/users/avdhesh/testcases/779810/project_1/project_1.srcs/sources_1/ip/mig_0/mig_0_ex.tcl" line 47)

ソリューション

出力ファイルを生成するには、MIG XCI ファイルで右クリックして [Generate Output Products] をクリックします。

改訂履歴 :
2014/06/04 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54025 MIG 7 Series - Vivado の IP リリース ノートおよび既知の問題 N/A N/A
AR# 60953
日付 06/05/2014
ステータス アクティブ
種類 既知の問題
デバイス
IP
このページをブックマークに追加