UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 60988

MIG 7 Series DDR3/DDR2 - ADDR_MAP および CK_BYTE_MAP の例が誤っている

説明

問題の発生したバージョン : MIG 7 Series v2.0 Rev 3
修正バージョン : (ザイリンクス アンサー 54025) を参照

UG586 の表 1-94、ADDR_MAP および CK_BYTE_MAP の「例」には、
パラメーターでバイト グループ T0、T1、T2、T3 にそれぞれ 3、2、1、0 の番号が付けられると記載されています。

この例は誤りで、バイト グループはこのように番号付けされません。

ソリューション

「例」には正しくは次のように記載されます。

CKE_BYTE_MAP :
8'h13 : CK/CK# をバンク 1、バイト レーン 0 に配置。
8'h20 : CK/CK# をバンク 2、バイト レーン 3 に配置。

ADDR_MAP :
12'h02B : アドレス ピンをバンク 0、バイト レーン 1、ロケーション B に配置。
12'h235 : アドレス ピンをバンク 2、バイト レーン 0、ロケーション 5 に配置。

改訂履歴

2014/06/09 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54025 MIG 7 Series - IP Release Notes and Known Issues for Vivado N/A N/A
AR# 60988
日付 06/06/2014
ステータス アクティブ
種類 既知の問題
デバイス
  • Virtex-7
  • Artix-7
  • Virtex-7 HT
IP
  • MIG 7 Series
このページをブックマークに追加