UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 61108

2014.x - SDK - TRACE ポートが EMIO を介して外部ポートに接続されていると FSBL がクラッシュする

説明

TRACE ポートが EMIO を介して外部ポートに接続されていると、FSBL がクラッシュします。

 

この問題を修正するにはどうすればよいですか。

ソリューション

この問題を回避するには、次の手順に従ってください。


外部クロックを使用する必要がある場合は、ps7_init はクロックが供給されていないので、これで TPIU レジスタに書き込みを実行するべきではありません。

この場合は、アプリケーションで処理する必要があります。

次の手順に従ってください。

  1. TRM からの TPIU レジスタのアドレスを確認します (1580 ページを参照)。 
  2. このアドレスに値を書き込みます (適切なマスク処理の後)。 

ps7_init.h が使用できるので、あらかじめ定義されているマクロを使用できます。


次に例を示します。

EMIT_MASKWRITE(0XF8000164, 0x000037F0U,0x00000140U)

 
この例では、DIVISOR が 1 に設定され、SRCSEL は生成された EMIO トレース クロックをソースとするように設定されています。
AR# 61108
日付 03/23/2015
ステータス アクティブ
種類 一般
デバイス
ツール
このページをブックマークに追加