AR# 61155

7 Series FPGAs Transceivers Wizard v3.2 - GTH ウィザードで不正な属性が生成される

説明

Vivado 2013.4 または 2014.1 の GTH ウィザードを使用すると、不正な GT 属性が生成されます。
 
サンプル デザインは、論理シミュレーションでは問題は検出されませんが、ボードでは機能しません。

[Protocol] に [srio gen2 multi lane] を選択し、6.25Gbps、156.25MHz REFCLK TX/RX QPLL を選択しています。

ソリューション

生成された属性 QPLL_FBDIV_TOP (QPLL_FBDIV_IN) が不正です。

[Protocol] に [Start from scratch] を選択し、同じ設定を選択すると、属性は正しいものになります。

不正な値は 40 で、正しい値は 80 です。

この問題は、シミュレーションでは発生しません。
 
40 および 80 のどちらも機能します。
 
QPLL_FBDIV_IN=40、RXOUT_DIV=1
QPLL_FBDIV_IN=80、RXOUT_DIV=2
 
ただし、GTH QPLL VCO は 8G より大きい必要があります。
 
そのため、QPLL_FBDIV_IN=40 は不正です。
 
この問題は、次のバージョンのウィザードで修正される予定です。
AR# 61155
日付 06/24/2014
ステータス アクティブ
種類 一般
デバイス
IP