UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 61230

Aurora 8B10B v10.2/v10.2Rev1 - UltraScale GTH - 一部の Aurora 8B10B コア コンフィギュレーションでスラック タイミング違反が発生する

説明

Aurora 8B10B コアのサンプル デザインを UltraScale デバイスでインプリメントすると、次のようなスラック タイミング違反が発生します。

Critical Warning [Timing 38-282] The design failed to meet the timing requirements on user_clk_i clock. この問題は、<component_name>_exdes.xdc で user_clk_i に設定されている create_clock 制約が原因で発生します。

このアンサーでは、必要な修正を示します。

ソリューション

<component_name>_example/ <component_name>_example.srcs/constrs_1/imports/example_design/ <component_name>_exdes.xdc ファイルから user_clk_i に設定されている次の create_clock 制約を削除し、インプリメンテーションを再実行します。

create_clock -name user_clk_i -period <value>    [get_pins aurora_module_i/clock_module_i/user_clk_buf_i/O]

この問題は、Vivado 2014.3 の Aurora 8B10B コアで修正される予定です。


改訂履歴 :

2014/06/23 - 初版

AR# 61230
日付 06/23/2014
ステータス アクティブ
種類 一般
デバイス
ツール
IP
このページをブックマークに追加