AR# 61492

UltraScale FPGA Gen3 Integrated Block for PCI Express - PERSTn ピンに対する I/O 規格

説明

UltraScale デバイスの PERTSn ピンには、どの I/O 規格を使用する必要がありますか。

ソリューション

FPGA I/O の電圧レベルは、FPGA の I/O バンクの電圧レベルに一致している必要があります。

この電圧レベルが PCIe エッジ コネクタで必要な電圧レベルとは異なる場合は、外部レベル シフターを使用する必要があります。

KU105 では、PERSTN0/1 ピンのバンク電圧が 1.8v に設定されます。その後、1.8v 信号はレベル シフターを通過し、PCIe 仕様に準拠して 3.3v 信号に到達します。

これは、VU107 ボードの場合でも同じです。VU デバイスでは HPIOBs に PERSTn0/1 ピンもありますが、3.3v には対応していません。

LVTTL は、これらの I/O でサポートしていない規格です。KU105 および VU107 開発ボードの場合と同様に、外部レベル シフターを使用する必要があります。

外部レベル シフターの使用が好ましくない場合は、FPGA 内の 3.3v 対応 I/O バンクに PCI Express エッジ コネクタ リセット ピンを移動し、IP カスタマイズ GUI の [Advanced] 設定で [Use the dedicated PERSTN routing resources] オプションをオフにする必要があります。

改訂履歴 :
2014/07/15 - 初版
AR# 61492
日付 07/15/2014
ステータス アクティブ
種類 一般
IP