AR# 61637

Zynq-7000 SoC - 64 MB メモリで SMC パラレル (SRAM/NOR) インターフェイスが CS0 を正しくアサートしない

説明

メモリ コントローラーが 64 MB メモリ デバイスにアクセスするように設定されている場合、SRAM/NOR インターフェイスの 0xE4000000 - 0xE5FFFFFF の範囲のアドレスにアクセスする際に、チップ セレクト 0 (CS0) がアクティブになりません。


ソリューション

影響 :   深刻な問題ではありません。

回避策 : 次のいずれかの回避策をインプリメントできます。

 


回避策 1 :

説明 : ADDR 25 の反転およびチップ セレクトのアサート用にボード回路をインプリメントできます。

次の手順に従ってください。

  1. 2 つの入力 AND ゲートをインプリメントします。2 つの入力は Zynq-7000 SoC の MIO0 および MIO1 出力から供給します。
    AND ゲートの出力は NOR フラッシュ デバイスのチップ イネーブル入力に供給します。

  2. Zynq-7000 SoC の MIO0 出力を NOR デバイスの ADDR 25 入力に接続します。

  3. MIO0 をチップ セレクト 0、MIO1 をチップ セレクト 1 として設定します。

                         


      
回避策 2 :

説明 :チップ セレクトのアサート用に GPIO ベースの制御をインプリメントできます。

MIO0 を GPIO として設定し、定数 0 を駆動します。

これは、NOR フラッシュの初期化の一部として実行できます。 

これを NOR フラッシュ デバイスのチップ イネーブル入力に接続します。


影響する構成:

64 MB メモリ アクセス用に SRAM/NOR インターフェイスがイネーブルに設定されているすべての Zynq デバイス。 

現時点では、この問題が修正される予定はありません。

(Xilinx Answer 47916) - 「Zynq-7000 SoC デバイス - シリコン リビジョン間の相違点」を参照してください。


解決策:               

Vivado Design Suite 2014.3 の PS7 コンフィギュレーション ウィザードを使用するか、独自の FSBL を記述する場合は回避策 2 を使用するか回避策 1 を使用してボード レイアウトをアップデートします。

AR# 61637
日付 05/28/2018
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス