UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 61744

MIG 7 Series DDR3 - Vivado 2014.2 を使用するとハードウェアで古いバージョンでは見られなかった複数の ECC エラーが発生する

説明

問題の発生したバージョン : MIG v2.1
修正バージョン : (ザイリンクス アンサー 54025) を参照

ハードウェアで ECC をイネーブルにした DDR3 インターフェイスを実行すると、複数の ECC エラーが発生します。 

古いバージョンではこれらのエラーは見られませんでした。

ソリューション

これは ECC で生成された RTL に関する既知の問題です。 

Vivado 2014.2 ツールで変更があり、RTL 最適化が異なってしまい、この RTL 問題が発生しています。  

この問題を回避するには、MIG で生成された mig_7series_v2_1_ecc_gen.v モジュールを、このアンサーに添付されているものに置き換えます。  

この RTL ファイルは core_name\user_design\rtl\ecc ディレクトリにあります。

注記 : RTL がアップデートされるとき、アウト オブ コンテキスト (OOC) 合成をディスエーブルにする必要があります。

改訂履歴 :
2014/08/29 - 初版

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
mig_7series_v2_1_ecc_gen.v 7 KB V
AR# 61744
日付 09/16/2014
ステータス アクティブ
種類 既知の問題
デバイス
ツール
IP
このページをブックマークに追加