UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 61790

7 Series MIG - DDR3 - app_rd_data_end が High のままになる

説明

問題の発生したバージョン : MIG 7 Series v2.1
修正バージョン : (ザイリンクス アンサー 54025) を参照

サンプル デザインのシミュレーションで、app_rd_data_end がある回数トグルした後、次に示すように High のままになります。

app_rd_data_end.PNG


ソリューション

PHY とコントローラーのクロック比が 4:1 のコントローラーを使用する場合は、app_rd_data_valid と共に app_rd_data_end が常に High になります。

そのため、この信号はユーザー ロジックには不要であり、無視されます。 

2:1 コントローラーでは、app_rd_data で返される 2 番目のワードで app_rd_data_end が正しくトグルされます。



改訂履歴

2014/11/24 - 初版


アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54025 MIG 7 Series - Vivado の IP リリース ノートおよび既知の問題 N/A N/A
AR# 61790
日付 01/09/2015
ステータス アクティブ
種類 既知の問題
IP
このページをブックマークに追加