AR# 61901

UltraScale DDR3/DDR4 - シミュレーション時にメモリ モデルの違反が発生する

説明

問題の発生したバージョン: DDR4 5.0 (Rev. 1)、DDR3 v5.0 (Rev. 1)

修正バージョン: DDR4 の場合は (Xilinx Answer 69035)、DDR3 の場合は (Xilinx Answer 69036) を参照

MIG UltraScale DDR3/DDR4 デザインをシミュレーションしているときに、次の違反が発生する可能性があります。

DDR3 の場合

# sim_tb_top.mem_model_x8.memModel[2].u_ddr3_x8: at time 0.0 ps ERROR: tIPW violation on CKE by 560.0 ps
# sim_tb_top.mem_model_x8.memModel[2].u_ddr3_x8.reset: at time 0.0 ps ERROR: CKE must be inactive when RST_N goes inactive.
# sim_tb_top.mem_model_x8.memModel[0].u_ddr3_x8.main: at time 2720347.0 ps ERROR: tIS violation on CKE by 170.0 ps
# sim_tb_top.mem_model_x8.memModel[0].u_ddr3_x8.main: at time 3044963.0 ps ERROR: tIS violation on BA 1 by 170.0 ps
# sim_tb_top.mem_model_x8.memModel[0].u_ddr3_x8.main: at time 3044963.0 ps ERROR: tIS violation on ADDR 3 by 170.0 ps
# sim_tb_top.mem_model_x8.memModel[0].u_ddr3_x8.main: at time 4385315.0 ps ERROR: CAS Latency = 10 is illegal @tCK(avg) = 1308.937500
# sim_tb_top.mem_model_x8.memModel[0].u_ddr3_x8.main: at time 4385315.0 ps ERROR: CAS Latency = 10 is not valid when CAS Write Latency = 8

DDR4 の場合

tWR/tRTP SPEC_VIOLATION tWR spec:12 loaded:10 tRTP spec:6250 loaded:6250 @4835815

ソリューション

キャリブレーションはまだ完了していないため、これらの違反は無視しても問題ありません。

キャリブレーションが完了したらこれらの違反を修正する必要があります。

改訂履歴

2014/09/02 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
69036 UltraScale/UltraScale+ DDR3 - リリース ノートおよび既知の問題 N/A N/A
69035 UltraScale/UltraScale+ DDR4 - リリース ノートおよび既知の問題 N/A N/A
AR# 61901
日付 12/21/2017
ステータス アクティブ
種類 既知の問題
デバイス
ツール
IP